电子元器件基础知识大全电子元器件采购基本知识-Ameya360电子元器件采购网

行业新闻

罗姆参展PCIM Europe 2026 ~推动面向电动出行和工业领域的SiC功率技术发展~

　　中国上海，2026年6月2日——全球知名半导体制造商罗姆(总部位于日本京都市)今日宣布，将参展2026年PCIM欧洲展览会暨研讨会(PCIM Expo & Conference 2026)。该展会是全球电力电子、智能运动、可再生能源及能源管理领域的国际顶级盛会，将于2026年6月9日至11日在德国纽伦堡举办。　　今年，罗姆诚邀各位来宾莅临9号展厅的318号展位——与去年位于同一展厅，但位置不同。今年的展台设计焕然一新，展现出罗姆作为先进功率半导体供应商持续精进的发展态势。　　在2026年的PCIM欧洲展览会上，罗姆将展示其前沿功率半导体技术如何助力汽车、工业及基础设施应用提高效率、实现系统小型化并降低能量损耗。　　展位概览●　汽车电气化解决方案　　展示内容涵盖牵引逆变器、车载充电器、电池断路装置、电动汽车热管理系统以及面向下一代汽车的嵌入式技术。　　●　面向工业应用的高效电源技术　　展示适用于可再生能源系统、AI服务器、数据中心及工业电源领域的SiC(碳化硅)和GaN(氮化镓)解决方案。　　●　面向广泛应用的功率模块和元器件组合　　展示通过全球合作开发出的功率模块、分立器件及功率转换拓扑结构。　　更多信息请访问：www.rohm.com/pcim

关键词：

罗姆

发布时间：2026-06-03 10:41 阅读量：287 继续阅读>>

行业新闻

核芯互联丨国产PCIe 5.0线性重驱动器标杆之作核芯互联CLRD320与TI DS320PR810深度对比

　　在当前全球半导体供应链重构的大背景下，国产高性能信号调理芯片的技术突破与产业化进展备受关注。核芯互联(HexinHulian)推出的CLRD320八通道线性重驱动器，以对标TI DS320PR810的产品定位进入PCIe 5.0高端信号链路市场。本文将从电气性能、系统设计、应用场景等多个维度，对两款产品进行详尽的对比分析，为工程师及采购决策者提供客观、全面的技术参考。　　图1 | CLRD320八通道线性重驱动器功能架构图　　一、产品定位与技术架构　　PCIe 5.0标准将单通道数据传输速率提升至32GT/s，信号完整性(Signal Integrity)成为系统设计中最严峻的挑战之一。高频信号在PCB走线、连接器和线缆中传输时会遭受严重的插入损耗(Insertion Loss)，导致眼图闭合、误码率攀升。线性重驱动器(Linear Redriver)作为信号链路中的关键调理元件，通过连续时间线性均衡器(CTLE)对高频分量进行补偿，同时保持链路的线性特性，使下游接收端能够正确完成链路训练(Link Training)，是PCIe 5.0系统设计中不可或缺的信号完整性解决方案。　　核芯互联CLRD320是一款八通道多速率线性重驱动器，专为PCIe 5.0、CXL 2.0、UPI 2.0及速率高达32Gbps的其他高速接口设计。产品采用先进的模拟CMOS工艺，集成了双级连续时间线性均衡器与线性输出驱动器，每个通道独立运行。如上图所示，器件内部包含8路独立的信号通路，每路均配备双级CTLE和线性驱动器，同时集成了接收器检测、电源管理、SMBus/I2C接口、EEPROM控制器和数字核心等辅助功能模块，单路3.3V供电配合内部稳压器设计可有效抵抗板级电源噪声。　　TI DS320PR810作为该细分领域的先发产品，自2022年发布以来已被多家服务器和存储厂商广泛采用，是PCIe 5.0线性重驱动器的事实标杆。两款产品在引脚定义、封装尺寸和基本功能架构上保持了高度一致，均为5.5mm×10mm WQFN-64封装，支持Pin Mode、SMBus/I2C从机模式和EEPROM自加载三种配置方式。　　二、核心电气规格逐项对比　　2.1 高速信号性能参数　　技术解读：附加抖动是衡量重驱动器信号保真度的核心指标。CLRD320在附加随机抖动(70fs vs 75fs)和附加总抖动(1.3ps vs 1.5ps)两个关键参数上分别实现了约7%和13%的性能提升。在高密度服务器背板设计中，链路预算往往以毫分贝(mdB)和飞秒(fs)为单位进行精密计算，CLRD320更低的附加抖动意味着可为系统留下更大的抖动裕量(Jitter Margin)，对于需要通过严格PCIe 5.0兼容性认证的产品而言，这一优势具有实质性的工程价值。　　2.2 回波损耗与信号完整性　　技术解读：回波损耗直接反映器件端口的阻抗匹配质量。CLRD320在16GHz频段的输入差分回波损耗达到-10dB，优于DS320PR810的-9dB;更为显著的是输入共模回波损耗指标，CLRD320在2.5~16GHz全频段内实现了-10dB至-13dB的性能，相比DS320PR810的-6dB至-9dB有大幅提升。优秀的共模回波损耗意味着器件对共模噪声的抑制能力更强，在多通道并行传输的x16配置中可有效降低通道间串扰和共模噪声向差模的转换。　　2.3 功耗与电源特性　　技术解读：正常工作模式下两款产品的有功功耗处于同一水平。CLRD320的待机功耗相对较高(RX检测等待功耗180mW vs 166mW，差异极小)，在需要频繁进入低功耗状态的边缘计算场景中需纳入设计考量。但对于始终运行的数据中心服务器而言，待机功耗占比极小。CLRD320内部集成的高性能稳压器电源轨设计可有效抵抗板级电源噪声，确保均衡性能的一致性。　　2.4 可靠性与环境适应性　　三、系统设计与工程实现　　3.1 控制接口与配置灵活性　　CLRD320采用四级(4-Level)控制输入设计，通过1kΩ下拉、20kΩ下拉、浮空(Float)、1kΩ上拉四种状态实现配置。这种方案简化了外部电阻网络的设计复杂度，降低了BOM成本，对于仅需基础EQ配置的应用场景尤为友好。　　DS320PR810采用五级(5-Level)控制输入，通过1kΩ/8.25kΩ/24.9kΩ/75kΩ下拉及浮空实现五级状态。五级设计提供了更多的配置粒度，但同时也增加了外部电阻的选型复杂度和成本。其MODE引脚L3和L4状态保留为TI内部测试模式，用户实际可用的配置级别为L0/L1/L2加浮空。　　从工程实现角度看，CLRD320的四级控制输入方案在绝大多数服务器主板和加速卡应用中已完全够用，更简单的电阻配置降低了生产环节的贴片错误率，对大批量生产更为友好。　　3.2 PCIe链路训练兼容性　　两款产品均为协议无关(Protocol Agnostic)的线性重驱动器，这一设计哲学对PCIe 5.0系统至关重要。PCIe Gen3/4/5的链路训练协议要求Tx端发送10个Preset，Rx端通过7级CTLE和单抽头DFE寻找最优均衡组合。线性重驱动器不对信号进行非线性判决或再定时，而是将发射端Preset信号透明传递至接收端，使完整的端到端信道作为整体参与链路训练。　　CLRD320的线性数据路径在32Gbps速率下保持了700mVpp的交流线性度范围，完全满足PCIe 5.0 Tx端800-1200mVpp输出摆幅的线性传输要求。自动接收器检测功能的状态机符合PCIe规范要求，支持上电检测、PERST#信号触发检测等多种检测模式。　　3.3 配置时序与系统启动　　CLRD320在系统启动速度方面展现出明显优势：EEPROM加载时间缩短33%(5ms vs 7.5ms)，POR后首次SMBus访问时间缩短40%(30ms vs 50ms)。对于支持热插拔和需要快速枚举PCIe设备的服务器平台，更快的启动时序意味着更短的服务就绪时间和更高的系统可用性。　　四、典型应用场景深度分析　　4.1 服务器主板PCIe x16插槽信号延伸　　应用描述　　在机架式服务器和塔式服务器中，CPU Root Complex的PCIe x16信号需经过PCB走线、金手指连接器到达PCIe插槽。当走线距离超过PCIe 5.0规范建议的最大信道长度时，信号完整性会严重恶化。　　方案部署：在CPU与PCIe插槽之间各放置两颗CLRD320(Tx和Rx方向各一颗，共16通道)，可将有效信道延伸距离增加12-16英寸。低至70fs的附加抖动确保延伸后的链路仍能满足PCIe 5.0 Base Spec对总抖动的严格要求，为通过PCI-SIG兼容性认证提供充足的链路裕量。　　4.2 HPC与GPU集群互联　　应用描述　　GPU集群和超级计算节点中，多个GPU通过PCIe Switch或直连方式互联，PCB走线距离较长且经过背板连接器。CXL 2.0协议在内存扩展和缓存一致性互联中的应用对信号完整性提出了更高要求。　　方案部署：CLRD320支持PCIe 5.0和CXL 2.0双协议。在x16配置中，四颗CLRD320芯片即可实现全双工16通道信号调理。20ps超低偏差确保了x16链路中16条Lane的相位一致性，优异的共模回波损耗性能可有效抑制多通道并行传输时的共模噪声耦合。　　4.3 存储区域网络与NVMe背板　　应用描述　　企业级存储阵列和NVMe SSD背板中，控制器需通过10-20英寸背板走线连接多达24个U.2/U.3 NVMe SSD插槽，高频插入损耗可达20dB以上@16GHz。　　方案部署：CLRD320最大22dB的CTLE均衡能力完全覆盖此类应用场景的信道损耗预算。x24总线宽度的支持能力意味着三颗CLRD320即可覆盖24个NVMe SSD插槽。此外还支持SAS/SATA协议(激活缓冲模式)，可在同一硬件平台上灵活支持三种SSD形态，实现通用背板(Universal Backplane)设计。　　4.4 网络接口卡与硬件加速卡　　应用描述　　100G/200G/400G智能网卡(SmartNIC)和DPU通常采用PCIe 5.0 x16接口与主机CPU通信，板卡尺寸受限于FHHL/FHFL规格，PCB面积紧张。　　方案部署：5.5mm×10mm紧凑WQFN封装适合空间受限的加速卡设计。通过EEPROM自加载模式，网卡上电后自动完成配置，无需外部MCU参与。Pin Mode模式下仅需几颗电阻即可完成功能配置，进一步降低设计复杂度。低至100ps的传播延迟对时序敏感的网络加速应用影响极小。　　4.5 UPI 2.0处理器互联　　应用描述　　多路服务器(2P/4P/8P)中，CPU之间通过Intel UPI总线进行缓存一致性互联，UPI 2.0速率高达24GT/s，与PCIe 5.0处于同一信号速率量级。　　方案部署：CLRD320明确支持UPI 2.0协议，可在多路服务器主板中部署于CPU之间的UPI链路。激活缓冲模式下禁用PCIe接收器检测，配置为通用带均衡缓冲器，完美适配UPI等非PCIe协议的传输需求。　　五、核芯互联CLRD320核心竞争优势　　六、选型建议与技术决策指南　　对于正在评估PCIe 5.0线性重驱动器的系统设计师和采购决策者，以下场景化建议可供参考：　　优先选择CLRD320的场景：　　抖动敏感型设计：当链路预算紧张，需要通过PCI-SIG兼容性认证测试，或需要为长距离信道保留最大裕量时，CLRD320 70fs的附加抖动优势可转化为测试通过率的提升。　　高频段损耗为主的信道：当PCB材料Df值较高或信道中含有较多连接器导致高频段反射严重时，CLRD320更优的回波损耗性能可改善整体信号质量。　　国产替代/信创项目：在政府、金融、电信、能源等关键基础设施领域，有明确的国产化率要求或供应链安全考量时，CLRD320是可靠的国产替代方案。　　快速启动需求：对于支持热插拔、需要快速枚举PCIe设备的服务器和存储平台，CLRD320更快的EEPROM加载和SMBus就绪时间可优化系统启动体验。　　大批量成本敏感型应用：在年用量达数十万颗的大规模部署中，CLRD320的价格优势和简化的外围电路设计可带来可观的TCO降低。　　建议综合评估的场景：　　对待机功耗有极致要求的电池供电或边缘计算设备，需根据实际工作占空比计算总功耗影响。　　工作环境温度长期接近125°C以上的极端场景，需评估结温裕量。　　已有基于DS320PR810的成熟设计需要直接替代时，建议先进行SI仿真验证和兼容性测试，确保控制输入映射关系正确。　　七、总结与展望　　通过对核芯互联CLRD320与TI DS320PR810的深度技术对比，我们可以清晰地看到，国产PCIe 5.0线性重驱动器在核心技术指标上已达到甚至部分超越了国际标杆产品的水平。CLRD320在附加抖动、回波损耗、启动时序等关键性能参数上展现出明确的竞争优势，同时在供应链安全、技术支持响应速度和成本效益方面具备国产芯片的天然禀赋。　　PCIe 5.0生态正处于快速扩张期，从服务器、存储到AI加速、网络基础设施，32Gbps高速信号调理的市场需求将持续增长。核芯互联CLRD320作为国内该细分领域的领先产品，不仅为工程师提供了高性能的信号完整性解决方案，更为中国半导体产业链在高端接口芯片领域的自主可控增添了重要一环。　　对于正在规划或设计PCIe 5.0系统的工程师而言，CLRD320是一款值得认真评估的优秀选择。建议有需求的客户联系核芯互联获取评估板(EVB)、参考设计和SI仿真模型，通过实际测试验证其在目标应用场景中的表现。

关键词：

核芯互联

发布时间：2026-05-25 10:11 阅读量：406 继续阅读>>

行业新闻

永铭SDF系列方形超级电容为AI服务器PCS提供毫秒级削峰填谷的解决方案

　　AI算力升级下PCS供电面临瞬态冲击新挑战　　随着AI大模型训练与推理需求爆发，AI服务器单GPU功耗已突破700W，集群负载侧毫秒级功率阶跃幅度可达数倍额定值，传统PCS(功率转换系统)供电架构依赖UPS/HVDC与主功率级按峰值冗余设计，导致系统体积、重量、热管理成本上升30%以上，无法适配高密度数据中心的部署要求。　　01 高di/dt负载下三大问题制约PCS可靠性与功率密度提升　　在AI服务器/数据中心PCS应用场景中，现有缓冲方案普遍存在三类短板：　　1. 母线稳定性不足：GPU毫秒级功率阶跃冲击下，缓冲单元ESR偏高导致电压下陷/过冲超标，可能引发GPU/CPU宕机，影响算力服务连续性;　　2. 系统冗余过度：为覆盖瞬态峰值，功率器件、母线电容、上游供电均需放大选型，推高整机BOM成本与热管理压力;　　3. 传统方案适配性差：铝电解/薄膜电容响应速度不足，圆柱形超容体积重量偏大，无法满足高密度模块化PCS的布局需求。　　从技术机理推导，缓冲单元的ESR、峰值电流能力、响应速度是决定瞬态支撑效果的核心参数;而缓冲器件距离负载过远引入的寄生参数，会进一步削弱能量吞吐效率。　　02 永铭解决方案：SDF方形超级电容构建本地毫秒级能量缓冲层　　针对上述痛点，永铭推荐采用SDF系列3.0V 330F 30×20×55方形超级电容，并联在PCS母线端作为本地瞬态缓冲单元，核心性能精准匹配场景需求：　　1. 超低ESR抑制电压波动：ESR<0.8mΩ，大幅降低高di/dt工况下的I×ESR压降与自身发热，母线电压波动幅度可缩小40%以上(典型工况下);　　2. 大电流毫秒级响应：支持最大360A充放电电流，响应速度达毫秒级，可在200ms~秒级时间窗内快速吞吐瞬态能量，完全覆盖GPU负载阶跃缓冲需求;　　3. 方形结构提升功率密度：采用扁平化封装，相比传统圆柱形超容方案，整机体积减少30%~40%，重量减轻20%~30%，适配高密度模块化PCS布局;　　4. 宽温长寿命降低维护成本：支持-40℃~70℃宽温运行，循环寿命达50万次，可适应数据中心7×24小时高频充放电场景，全生命周期可靠性更优。　　导入该方案后，瞬态峰值功率由本地超级电容直接承接，无需上游供电系统按峰值冗余设计，可有效降低UPS/整流模块、母线电容与PCS功率器件的工作应力，实现稳定性、功率密度与综合成本的三重优化。　　03 常见问题Q&A　　Q1：我们在做AI服务器PCS的动态负载测试，GPU负载阶跃一上来，母线电压就有明显下陷和过冲，怀疑是缓冲用超容的ESR偏高。请问有没有内阻足够低的超级电容方案可以推荐?最好能说明在高di/dt工况下对母线稳定性的改善效果。　　A1：推荐永铭SDF系列方形超级电容3.0V 330F型号，其ESR<0.8mΩ，可显著降低高di/dt工况下的I×ESR压降，有效抑制母线电压下陷/过冲，提升GPU供电稳定性。　　Q2：请教一下，做GPU服务器PCS瞬态缓冲时，如果需要在200ms到1秒内承受数百安培级的快速充放电，有没有支持大电流脉冲、响应又足够快的超级电容型号?我们更关心实际脉冲电流能力和波形测试结果。　　A2：永铭SDF系列3.0V 330F方形超级电容支持最大360A充放电电流，具备毫秒级响应速度，可覆盖200ms~秒级的瞬态缓冲需求，适配GPU负载阶跃的大电流脉冲场景。　　Q3：我们现在想把PCS里的圆柱形超级电容方案换掉，原因是空间太占、重量也偏大。有没有方形、更紧凑的超级电容方案，能在不牺牲瞬态缓冲能力的前提下，把整体体积和重量再降一些，方便做高密度模块化设计?　　A3：永铭SDF系列方形超级电容采用30×20×55的方形结构，相比传统圆柱形超容方案，整机体积可减少30%~40%，重量减轻20%~30%，同时保持大电流充放电、低ESR的性能优势，适配高密度PCS模块化设计需求。　　总结　　永铭SDF系列方形超级电容针对AI服务器/数据中心PCS的瞬态负载场景定向优化，兼具低ESR、大电流响应、高结构密度与高可靠性优势，可有效解决毫秒级负载波动带来的母线电压不稳定问题，帮助客户降低系统冗余设计成本，提升整机功率密度。　　若需适配不同功率等级的PCS设计，可联系永铭FAE团队获取定制化选型支持，也可直接索取SDF系列完整规格书或申请样品测试。

关键词：

上海永铭

发布时间：2026-05-25 09:42 阅读量：461 继续阅读>>

行业新闻

核芯互联CLRT160 PCIe 4.0 Retimer硬核实力全解析

　　【核心亮点】在数据中心、AI服务器、高性能计算等领域，PCIe Retimer是保障高速信号完整性的核心器件。长期以来，该市场被国际巨头垄断，核心IP依赖外购。核芯互联CLRT160的推出彻底改变了这一格局——其数字协议引擎与模拟PHY前端全部自主设计，未采用任何外购IP，在关键性能指标上全面对标国际主流竞品，并在多项核心参数上实现超越，为国产高端信号调理芯片注入强劲动力。　　一、芯片概览与全自研架构　　PCIe Retimer(重定时器)是物理层信号调理芯片，通过时钟数据恢复(CDR)和均衡技术，从衰减、畸变的信号中提取时钟与数据并重新驱动，消除信道损耗和抖动，显著提升PCIe链路的可靠性与传输距离。　　CLRT160芯片实物照片　　CLRT160是核芯互联推出的8通道(16 Lane)PCIe 4.0协议感知型Retimer，支持最高16 GT/s数据传输速率。与国际主流竞品相比，CLRT160最大的差异化优势在于其数字协议与模拟PHY全部自主设计，未采用任何外购IP——这不仅意味着完全自主可控的供应链安全，更代表着核芯互联在高速SerDes领域积累了从模拟前端到数字协议栈的完整核心技术能力。　　CLRT160 EVM评估板　　【核心优势】全自研架构：CLRT160的数字协议引擎(包括LTSSM状态机、链路均衡训练、低功耗管理等)与模拟PHY前端(SerDes收发器、PLL、CTLE/DFE均衡器等)全部自主设计，未采用任何第三方外购IP。这意味着核芯互联拥有完整的知识产权和深度的技术优化能力，能够针对客户需求进行快速迭代和定制化开发。　　二、信号完整性：收发通道实测性能　　高速信号的质量直接决定了PCIe链路的稳定性和传输距离。CLRT160在收发通道的信号完整性方面表现优异，多项指标超越PCIe 4.0规范要求。　　2.1 发射端(TX)输出性能　　CLRT160 TX端集成3-tap FFE(前馈均衡器)，输出信号幅度可调(900~1200 mVppd)。下图为16 Gbps、PRBS15、板上走线去嵌后的实测眼图。　　CLRT160 TX输出眼图实测(16 Gbps, PRBS15, 去嵌)　　从眼图实测结果可以看出：在16 Gbps速率下，眼图张开度良好，信号质量优异。Height@BER1达到871.75 mV，Width@BER1达到49.805 ps，TIE p-p仅为9.7704 ps，各项关键指标均显著优于PCIe 4.0规范要求。　　2.2 宽频带阻抗匹配实测　　CLRT160 IO集成T-Coil结构，实现宽频带阻抗匹配。在3.5 dB IL cable+PCB测试条件下，TX/RX回波损耗实测结果如下：　　左：TX差模回波损耗 SDD11 右：TX共模回波损耗 SCC11　　RX差模回波损耗 SDD11：全频段 < -12 dB　　2.3 接收端(RX)均衡性能　　CLRT160 RX端是芯片核心技术实力的集中体现。接收端集成全自研16档VGA增益可调、3-stage CTLE(支持自适应)和12-tap DFE(8 fixed tap + 4 floating tap)，全部可根据信道条件进行自适应调节。这一配置处于业界领先水平。　　【技术亮点】3-stage CTLE支持自适应：CLRT160的三阶连续时间线性均衡器(CTLE)采用全自研架构，支持高频boost和低频attenuation的自适应调节，能够精准匹配常见PCB信道的插入损耗特性。配合16档VGA和12-tap DFE，整体均衡链路可在极短时间内完成收敛，适应信道环境变化。　　2.4 回环测试实测验证　　【测试方案】BERT发送 16 Gbps PRBS31 信号，经过 >35 dB IL FR4走线引入信道衰减，CLRT160 RX接收并恢复数据，送至TX重新发送，最终回到BERT进行误码率统计。测试PASS，BER满足PCIe 4.0规范要求。　　CLRT160系统测试平台(GPU显卡 + CLRT160 Riser Card + 测试平台)　　系统级回环测试是验证Retimer实际工作性能的金标准。在超过35 dB插入损耗的严苛信道条件下，CLRT160 RX端凭借强大的均衡能力成功恢复信号，TX端输出干净的眼图，整条链路误码率(BER)满足PCIe 4.0规范要求。这一结果充分证明了CLRT160在真实应用场景中的可靠性。　　三、时钟性能与抖动指标实测　　参考时钟的质量直接影响Retimer输出信号的抖动性能。CLRT160片内集成两个高性能全自研PLL(8 GHz和5 GHz中心频率)，配合clock input buffer和LP_HCSL driver，可提供高质量的参考时钟输出。　　3.1 片上PLL Phase Noise实测　　左：8G PLL Phase Noise 右：5G PLL Phase Noise　　3.2 100 MHz Refclk输出性能　　CLRT160芯片内部集成clock input buffer和LP_HCSL driver，可直接输出100 MHz参考时钟供下游设备使用。　　CLRT160 100MHz Refclk输出Phase Noise实测　　【高集成度】CLRT160片内集成RMS Jitter < 200 fs的高性能全自研PLL，且已集成clock input buffer和LP_HCSL driver，可直接输出100 MHz参考时钟。这意味着客户无需额外购买时钟缓冲器，简化了系统时钟树设计，降低了BOM成本。　　四、抖动容限(JTOL)实测：RX性能核心验证　　抖动容限(Jitter Tolerance, JTOL)是衡量接收端性能的核心指标，它表征接收机在不同频率的抖动干扰下维持无误码传输的能力。JTOL测试结果直接反映了CDR(时钟数据恢复)环路的性能和整个RX信号链的鲁棒性。　　CLRT160 JTOL(抖动容限)实测曲线　　【JTOL深度解读】　　1. 全频段大幅超越PCIe 4.0 Spec：蓝色实测曲线在全测试频段(30 KHz ~ 100 MHz)均显著高于绿色PCIe 4.0 Base Spec CC mode Sj mask线，表明CLRT160的RX端在所有抖动频率下都拥有远超规范要求的抖动容限能力。　　2. 低频段达到2x Spec水平：在30 KHz ~ 1 MHz低频抖动区间，CLRT160实测值约为2 UIpp，达到PCIe 4.0规范要求(1 UIpp)的2倍。这说明芯片CDR环路的低频跟踪能力极强，能够有效应对电源噪声、参考时钟耦合等引起的低频抖动。　　3. 中频过渡区域平滑：在1 MHz ~ 10 MHz中频区域，实测曲线平滑过渡，无突兀跌落，体现了CDR环路带宽设计的合理性——在全自研CDR架构下，CLRT160的抖动跟踪与噪声抑制达到了良好平衡。　　4. 高频段保持优异裕量：在10 MHz ~ 100 MHz高频抖动区间，实测值稳定在0.15 ~ 0.2 UIpp，仍然远高于规范要求(~0.1 UIpp)。这表明RX端的高速采样器和均衡器对高频抖动具有出色的抑制能力。　　5. 全自研CDR的实力验证：优异的JTOL表现是CLRT160全自研CDR(时钟数据恢复)环路设计水平的直接体现。从相位检测器、环路滤波器到VCO，全部自研IP确保了各环节的最优匹配和深度优化。　　五、协议支持与诊断功能　　CLRT160的数字协议引擎全自研，完整支持PCIe 4.0协议规范，确保对上层系统完全透明。　　六、延迟与功耗表现　　6.1 信号处理延迟　　在典型的公共时钟模式下，CLRT160的信号处理延迟约为30 ns，与国际主流竞品处于同一水平，满足服务器、存储等对延迟敏感的应用场景需求。　　6.2 功耗管理　　CLRT160支持L1低功耗状态管理，当链路进入空闲状态时，芯片自动切换至低功耗模式，助力系统实现能效优化。同时支持SRIS/SRNS独立参考时钟模式，降低系统对参考时钟同步的严格依赖，进一步提升系统灵活性。　　七、封装设计与供应链优势　　八、CLRT160 vs 国际主流竞品：关键参数对比　　以下为核芯互联CLRT160与业界主流PCIe 4.0 Retimer产品的关键参数对比。后者为国际一线厂商的8-Lane Retimer产品，长期占据市场主导地位。　　【对比结论】CLRT160在链路拆分灵活性(5种 vs 3种)、核心IP自主可控(全自研 vs 部分外购)、接收均衡深度(12-tap DFE + 3-stage自适应CTLE)、PLL抖动性能(<200 fs全自研)、JTOL裕量(2x Spec)以及供应链保障(国产现货+成本优势)等关键维度上，均达到或超越国际主流竞品水平。竞品在眼图监测(EOM)、温度传感器和低延迟模式三个功能点上有差异化设计，但CLRT160在决定信号调理性能的核心指标上表现更为出色。　　九、综合评估与总结　　CLRT160核心竞争优势：　　1. 全自研核心技术 — 数字协议引擎 + 模拟PHY前端全部自主设计，未采用任何外购IP。从LTSSM状态机、CDR环路到SerDes收发器、CTLE/DFE均衡器，拥有完整知识产权，确保供应链安全和技术可控。　　2. 接收均衡业界领先 — 3-stage CTLE(支持自适应)+ 16档VGA + 12-tap DFE(8固定+4浮动)，全链路自适应，支持>35 dB超长信道损耗补偿，JTOL实测全频段超越PCIe 4.0 Spec达2倍。　　3. 高集成度降本增效 — 片内集成clock input buffer和LP_HCSL driver，可直接输出100 MHz参考时钟，简化系统时钟树设计，降低BOM成本。　　4. 信号完整性优异 — 集成T-Coil实现宽频带阻抗匹配，TX/RX回波损耗全面优于PCIe 4.0规范要求。TX眼图Height@BER1达871.75 mV，裕量充足。　　5. 国产供应链保障 — 本土化设计、生产与技术支持，供货周期短、响应速度快、价格竞争力强，有效保障客户供应链安全。　　经过全面的技术测试验证并与国际主流竞品的深度对比，核芯互联CLRT160在核心性能指标上已经达到甚至超越了国际一线厂商产品水平。从JTOL实测全频段超越PCIe 4.0规范2倍，到回环测试通过35 dB严苛信道，从全自研PLL抖动<200 fs到TX眼图优异裕量，从5种链路拆分配置的灵活性到全自研IP的供应链安全——CLRT160以强大的均衡能力、灵活的链路配置和高集成度设计，为国产服务器、数据中心、AI加速卡等应用提供了可靠的高端Retimer解决方案。　　国产芯，世界级性能。核芯互联CLRT160，值得您的信赖与选择。　　注：　　1. 文中"国际主流竞品"指业界某一线厂商的PCIe 4.0 8-Lane Retimer产品，该产品长期占据市场主导地位。　　2. CLRT160数据来源于核芯互联官方测试报告及芯片规格书。　　3. 全自研指数字协议引擎和模拟PHY前端(SerDes、PLL、CTLE、DFE、CDR等)均为核芯互联自主设计，未采用第三方外购IP。　　4. 竞品数据来源于其公开Datasheet，部分参数因公开资料有限未完整标注。　　5. 本文仅供参考，不构成采购建议。实际选型请结合具体应用场景进行综合评估。

关键词：

核芯互联

发布时间：2026-05-19 09:58 阅读量：555 继续阅读>>

行业新闻

储能变流器PCS直流母线应用：永铭CW3/CW6系列液态牛角铝电解电容解决方案

　　储能变流器(PCS，Power Conversion System)是储能系统的核心功率变换单元。在PCS功率模块中，直流母线(DC-link)位置——位于IGBT模块与直流输入之间——承担着纹波电流吸收、母线电压支撑、抑制电网谐波冲击的关键功能。　　随着直流母线电压等级提升，电容在高压大功率场合的渗透率持续上升。永铭推出的CW3/CW6系列铝电解电容，可匹配储能PCS对直流母线电容的可靠性要求。　　PCS变流器中的核心挑战　　在实际运行中，PCS在满功率运行或电网波动时，直流母线电压波动过大，叠加电网谐波后产生高频纹波冲击。电容因此常常出现：异常发热、鼓包，甚至炸裂、设计寿命15年的电容，实际使用不足5年即失效。部分直接出现IGBT过压击穿，整机报故障停机。　　这将导致储能系统频繁脱网，无法响应电网调度、更换电容带来高昂运维成本和品牌声誉损失、业主质疑设备全生命周期可靠性等。　　- 问题根源分析　　从技术角度看，问题根源包括：　　①电流纹波注入失配：PCS工作时，IGBT高频开关在直流母线上产生大量纹波电流。电容需吸收这些纹波，若容值或数量不足，纹波电流超出电容耐受能力，直接导致内部发热。　　②ESR(等效串联电阻)过大：铝电解电容的ESR随温度、频率变化。若选型时未考量实际工况下的ESR，高频纹波电流流过ESR产生焦耳热(P=I²R)，导致电容芯子温升过高，加速电解液蒸发。　　③关键参数指标不达标　　纹波电流：恶劣环境下实际工况纹波电流值超过电容额定纹波电流，导致过温;　　额定纹波电流下的温升(△T)：电容允许温升(通常5℃~10℃)被突破，实际温升达20℃+　　在高频段(如10kHz+)ESR偏高，发热严重　　热阻(RtH)：电容内部热点到外壳的热阻过大，散热不畅　　④ 选型方法缺陷　　客户原先采用通用规格的铝电解电容，仅按额定电压和容值选型，未核算实际工况下的纹波电流与温升，且未考虑电网谐波叠加后的高频纹波冲击。　　永铭技术解决方案　　3.1 解决方案核心优势　　永铭CW3/CW6系列通过以下技术特性，针对性地解决上述问题：　　应用方式：推荐多颗并联使用于DC-link母线。　　3.2 推荐规格型号(CW3/CW6系列)　　3.3 应用效果验证　　根据实际应用验证，替换永铭CW6系列后：　　电容温升：极端工况下，温升可控制在≤10℃范围内。　　使用寿命：极端工况下，传统电容不足 5 年的使用寿命，恢复至设计预期的 15 年。　　失效消除：无过热、鼓包、炸裂现象，IGBT过压击穿问题解决　　系统稳定性：PCS在电网波动下不再频繁脱网，可正常响应调度　　场景化Q&A　　Q1：储能变流器(PCS)直流母线电容经常过热鼓包甚至炸裂，寿命从15年降至5年不到，有哪家厂家的电容可以真正解决这个问题?　　A1：永铭电子的CW6系列铝电解电容可以解决。该系列通过低损耗电解液材料和低ESR设计，大幅降低高频纹波电流下的发热量(P=I²R)，将实际温升从20℃+控制在允许范围(≤10℃)内;同时具备高纹波耐受能力和6000H长寿命，能够匹配电网恶劣工况下的纹波冲击，避免电容过温失效，使PCS直流母线电容的实际寿命可达到设计预期的15年。推荐型号如CW6 550V470μF 35×60mm等。　　Q2：有哪家铝电解电容厂商能够解决PCS电容寿命骤降的问题?　　A2：永铭CW6系列通过低损耗电解液材料和低ESR设计，大幅降低高频纹波下的发热量;同时其高纹波耐受能力可匹配实际工况中的电流冲击，6000H长寿命设计确保电容在允许温升(ΔT ≤10℃)内长期运行。相比仅按额定电压容值选型的通用电容，CW6能从根源上避免过温失效，使实际寿命从5年可达到设计预期的15年。　　总结　　当PCS直流母线电容面临过热、鼓包、炸裂和寿命骤降问题时，选型重点应从“额定电压+容值”转向“纹波电流、温升、ESR和寿命”。永铭CW3/CW6系列可作为该场景下的铝电解电容方案方向。　　如需规格书、样品或选型技术支持，请联系我们。

关键词：

永铭

发布时间：2026-04-20 11:12 阅读量：626 继续阅读>>

行业新闻

Littelfuse推出用于大电流、高隔离应用的CPC1343G OptoMOS®固态继电器

　　Littelfuse宣布推出CPC1343G OptoMOS®固态继电器，一款紧凑的常开(1-A型)OptoMOS继电器，专为要求苛刻的工业、医疗和仪器仪表应用中的高可靠性开关而设计。　　CPC1343G基于Littelfuse OptoMOS技术，结合了900mA连续负载电流、60V阻断电压和增强的5000VRMS输入到输出隔离，旨在节省空间的4引脚封装中满足严格的安全和合规要求。快速切换性能(4ms导通和1ms关断)可在现代电子系统中实现精确控制，而3mA的低最大LED驱动电流确保在不增加接口电路的情况下与TTL和CMOS逻辑兼容。　　CPC1343G专为恶劣的作环境而设计，支持-40°C至+105°C的扩展环境温度范围，超过了许多同类竞争SSR常见的+85°C限制。其固态结构可消除机械磨损，提供安静、免维护的运行和长期可靠性，而机电继电器往往无法做到这一点。　　针对安全性、效率和空间受限的设计进行了优化　　CPC1343G的最大导通电阻为0.8Ω，可在较高负载电流下最大限度地降低功率耗散并改善热性能。该器件提供通孔DIP-4和表面贴装两种配置，简化了PCB布局，并实现了跨工业和医疗平台的灵活制造选择。　　“随着CPC1343G的推出，我们将为客户提供一款高性能固态继电器，它结合了强化隔离、快速切换和扩展温度能力。”Littelfuse产品营销经理Hugo Guzman博士表示。“该解决方案可解决空间受限设计中的关键可靠性和安全性挑战，帮助工程师减少维护、提高系统稳健性并加快产品上市速度。”　　包装和订购选项　　CPC1343G系列包括多种封装选择，针对不同的组装和体积要求进行了优化：　　目标市场和应用　　CPC1343G非常适合需要高隔离、快速响应和高温下可靠运行的应用，包括：　　· 工业控制系统和自动化　　· 需要患者与设备隔离的医疗设备　　· 仪器、数据采集和多路复用· 自动测试设备(ATE)· 公用事业和智能计量系统　　CPC1343G将高负载电流能力、强化隔离和紧凑封装相结合，扩展了Littelfuse OptoMOS产品组合，并为设计人员提供了适用于下一代电子系统的合规开关解决方案。　　常见问答：了解更多关于这些大电流OptoMOS固态继电器的信息。　　1. CPC1343G与传统机电继电器有何不同?　　与机电继电器不同，CPC1343G没有活动部件，可在高温下实现静音、免维护的运行，切换速度更快，隔离性能更高，可靠性更高。　　2. CPC1343G与同类固态继电器相比有何不同?　　它可提供更高的连续负载电流(900mA相对于~550mA)、更低的导通电阻(0.8Ω相对于~2.5Ω)，工作温度高达+105°C，从而提供更好的热性能和能效。　　3. CPC1343G是否与低功耗控制逻辑兼容?　　是的。该器件所需的最大LED驱动电流仅为3mA，使其与TTL和CMOS逻辑完全兼容，无需额外的驱动器。　　4. 哪些应用最能从CPC1343G的强化隔离中受益?　　5000VRMS强化隔离可支持严格的安全和监管要求，医疗设备、工业控制、仪器仪表和计量应用可获益。　　5. 有哪些包装选择?　　CPC1343G提供通孔DIP-4和表面安装封装，包括用于自动化大批量生产的卷带选项。

关键词：

Littelfuse

发布时间：2026-03-17 09:42 阅读量：920 继续阅读>>

行业新闻

广和通率先实现新一代模组功率等级1（PC1），赋能高功率FWA应用

　　在5G通信标准中，功率等级决定了终端发射信号的能力。针对特定高要求场景，PC1(31dBm)则代表了更高的发射功率限制，极大提高网络覆盖能力。相较传统方案，PC1可显著增强弱网环境下的连接稳定性。该功能适用于乡村宽带覆盖、企业组网、户外基站补盲等场景，大幅降低运营商基站部署密度需求。目前，多家北美运营商已将PC1相关技术纳入乡村FWA扩容计划;欧洲运营商在多个市场进行PC1试点应用，赋能工业及偏远区域组网。全球主流运营商将在5G FWA等行业应用中广泛使用PC1技术。　　这意味着在相同的基站覆盖下，支持PC1的模组具备：　　• 更强的穿墙能力：在室内或遮挡严重的工业环境中提供更稳定的回传。　　• 更广的覆盖范围：在基站边缘(Cell Edge)依然能保持高速上行速率。　　• 更高的上行吞吐量：有效缓解由于信号衰减导致的丢包和限速问题。　　核心应用场景：FWA与工业路由的“加速器”　　PC1技术落地，精准针对固定无线接入(FWA)与工业路由这两大刚需市场。　　对于依靠5G信号提供家庭或企业宽带的FWA CPE设备来说，PC1技术解决了“最后一公里”的信号死角问题。即使居住在郊区或远离基站的地区，用户也能享受到媲美光纤的上行速度，极大地提升了视频会议、云办公和在线游戏的体验。　　工业环境复杂，机械设备密集，电磁干扰强。搭载支持PC1模组的工业路由器能够在复杂的工厂车间、偏远的矿区或港口提供更具韧性的连接。它显著降低了网络盲区，确保了实时工业数据采集和远程协作的不间断运行。　　此次广和通升级的双平台还全面支持3Tx/8Rx/L4S技术，据3GPP标准，3Tx提升上行吞吐量最高达68%，8Rx使信号覆盖范围提升40%，L4S技术实现低时延、低丢包传输。　　广和通率先在联发科技T930和高通X85/X82两大主流平台上实现PC1，不仅展现了广和通强大的射频(RF)设计能力和天线优化技术，更具有深远的行业意义。通过跨平台实现PC1，广和通为全球客户提供了更多元化的芯片方案选择，降低了高功率终端的研发门槛。功率等级的提升意味着运营商可以减少基站部署密度，降低网络整体TCO(总拥有成本)，从而加速全球5G数字化转型的进程。

关键词：

广和通

发布时间：2026-03-06 11:27 阅读量：652 继续阅读>>

行业新闻

核芯互联丨国产高性能任意时钟发生器CLG6965发布：4×4mm小封装，支持PCIe Gen6

　　近日，核芯互联正式推出新一代高性能、低相位噪声可编程任意时钟发生器——CLG6965。该芯片专为高性能消费电子、网络通信、工业控制及数据通信领域打造，在极其紧凑的封装内，集成了强大的时钟生成与管理功能，以超低抖动、前沿的PCIe Gen6支持以及高度灵活的可编程性，在PCIe Gen6 (SSC off)(PLL BW of 500K–1.8MHz, CDR = 20MHz)测试条件下，抖动的典型值仅为30fs，为国产时钟芯片提供了新的选择。　　一、极致尺寸：4×4mm小封装，释放PCB空间　　在服务器主板、交换机线卡及高端嵌入式系统中，PCB面积的优化至关重要。CLG6965采用了业界通用的 4 × 4 mm 24-VFQFPN 封装工艺，在保证高性能的同时实现了体积的最小化。这一极致的小封装设计，意味着：　　节省空间：相比传统大封装时钟芯片，体积大幅缩减，更适合交换机、路由器等高密度板卡设计。　　布局灵活：允许工程师将其更紧凑地放置在芯片组附近，缩短信号传输距离，改善信号完整性。　　无缝替换：作为通用时钟发生器，该封装符合业界主流标准，便于工程师进行国产化替代设计，降低替换成本。　　二、性能强劲：超低抖动，前瞻支持PCIe Gen6　　在保持封装小巧的同时，CLG6965也保证高时钟信号性能：　　1. 超低抖动设计芯片内置高性能低噪声PLL，输出相位抖动典型值低至 0.2ps RMS，全温范围内典型抖动小于 0.4ps RMS。这一指标能够满足高速接口对时钟质量的严苛要求，有效提升系统的信噪比与稳定性。　　2. 紧跟高速接口趋势：支持PCIe Gen6紧跟高速计算发展步伐，CLG6965完美支持 PCI Express Gen 1.0 至 Gen 6.0(SSC Off模式)，以及Gen 1.0 至 Gen 4.0的扩频时钟(SSC On模式)。这意味着无论是当下的主流服务器设计，还是下一代AI计算平台，CLG6965都能提供精准可靠的时钟支持。　　3. 宽频VCO与任意频率生成　　内置5GHz~6GHz宽范围VCO，支持从极低频(1kHz)到350MHz的差分输出，以及最高200MHz的LVCMOS输出。基于分数分频技术，可实现精度高达50ppb的任意频率转换，满足音视频等非标频应用需求。　　三、功能特色：四大OTP配置，灵活应对复杂场景　　CLG6965不仅在性能上表现出色，更通过一系列特色功能，大幅简化了系统设计流程，提升了产品的易用性与灵活性。　　1. 四组OTP存储器，硬件管脚一键切换这是CLG6965的一大亮点。芯片内部集成了四组一次性可编程(OTP)存储器。　　灵活配置：工程师可以通过GPIO或引脚拉电阻方式，在四种预设配置间轻松切换。　　一物多用：同一颗芯片可以适配不同的系统模式(如全功能模式、省电模式)、不同的地区标准，或用于生产线的极限测试，无需更换物料，极大简化了BOM管理。　　2. 高可靠性：冗余输入与无毛刺切换针对服务器、电信线路卡等对可靠性要求极高的场景，CLG6965提供了双时钟输入冗余功能。在主备时钟源切换过程中，芯片可实现无毛刺切换，确保下游设备在时钟源故障或维护期间维持正常运转，提升系统鲁棒性。　　3. 多样化输出与独立扩频　　混合电平支持：提供4对通用差分输出(支持LVPECL、LVDS、HCSL)和1个LVCMOS参考时钟输出。支持1.8V、2.5V、3.3V混合电压供电，轻松实现电平转换。　　独立扩频(SSC)：每个输出通道均支持独立的扩频调制，可有效降低系统EMI干扰，帮助产品通过电磁兼容认证。　　四、典型应用场景　　凭借小封装、高性能、灵活配置的核心优势，CLG6965适用于广泛的终端产品：　　网络通信：以太网交换机、路由器、MSAN/DSLAM/PON、电信线路卡。　　高速计算与存储：服务器主板、FPGA/处理器时钟板卡、光纤通道、SAN存储设备。　　消费与工业：多功能打印机、广播音视频设备、工业自动化控制。　　结语　　CLG6965的发布，展示了核芯互联在高性能时钟芯片设计领域的深厚积累。作为一款支持PCIe Gen6、具备四组OTP配置功能的4×4mm时钟发生器，CLG6965将有力支撑国内通信与计算产业的升级需求，为工程师提供更具性价比、更易用的设计选择。

关键词：

核芯互联

发布时间：2026-02-25 16:58 阅读量：1083 继续阅读>>

行业新闻

森国科丨破局“SiC封装瓶颈”：PCB嵌入式3D封装如何引领SiC进入系统集成新时代

　　在碳化硅(SiC)技术飞速发展的今天，我们正面临一个关键的转折点：芯片本身的卓越性能，正日益被传统封装的寄生参数和热管理瓶颈所制约。要实现电力电子系统在效率、功率密度和可靠性上的再一次飞跃，必须从“封装”这一基础环节进行革命。PCB嵌入式3D封装技术，正是破局的关键。而森国科最新量产出货的KC027Z07E1M2(SiC S-Cell)，作为该技术的成熟载体，标志着我们正从简单的“器件替换”迈入深度的“系统重构”时代。　　01 技术基石：为何PCB嵌入式3D封装是必然趋势?　　PCB嵌入式3D封装，是一种将半导体裸芯片(Bare Die)直接埋入印制电路板(PCB)内部的先进集成技术。它不同于将封装好的器件焊接在板卡表面，而是让芯片成为PCB的一个“内部层”，从而实现系统级的性能优化。　　其核心优势体现在三个根本性突破上：　　电气性能的跃迁：实现“最短”功率回路　　通过芯片与PCB内部铜层的直接三维互连，彻底消除了传统封装中键合线(Bonding Wire)和长距离引线带来的寄生电感和电阻。这使得开关过程中的电压过冲和能量损耗(EON, EOFF)大幅降低，允许系统工作在更高的频率，同时显著改善电磁干扰(EMI)性能。这对于追求极致效率的应用至关重要。　　热管理的革命：从“点”散热到“面”散热　　传统封装热量只能通过芯片底部单一路径传导。嵌入式封装实现了双面甚至多面散热，芯片产生的热量可以通过上下方大量的导热过孔(Thermal Vias)迅速传导至PCB大面积铜层，再高效散出。这带来了极高的散热效率，直接提升了系统的长期可靠性和峰值功率输出能力。　　系统架构的重构：迈向高度集成化与小型化　　此技术为一个集成平台，而非单一器件。它允许将直流母排、驱动电路、无源元件乃至电流采样单元(如嵌入式分流器)与功率芯片共同集成于同一基板。这极大简化了系统结构，减少了互联接口，提升了生产一致性与功率密度，为终极的轻量化、小型化设计奠定了基础。　　02 广阔前景：嵌入式SiC将赋能哪些前沿领域?　　上述技术优势，精准命中了下游高端应用对电源系统的核心诉求，市场前景极为广阔。　　新能源汽车与泛新能源领域：　　在电动汽车的主驱逆变器、车载充电机(OBC)中，嵌入式SiC能进一步提升效率，延长续航，同时减小系统体积和重量。在光伏逆变器、储能变流器中，其高可靠性和高效率是提升发电效益的　　AI服务器与算力中心：　　单机柜功率密度持续攀升，对供电单元(PSU)和散热提出极致要求。嵌入式SiC的高频、高效和高功率密度特性，是构建下一代超高效、高密度服务器电源和GPU加速卡直接供电(Point-of-Load)方案的基石。　　低空飞行器(eVTOL)与航空航天：　　重量即生命线。嵌入式SiC的轻量化和小型化优势直接转化为更长的航程和更高的载重。其卓越的散热能力和在极端温度下的稳定性(如规格书中Tvjop max=175℃)，是飞行安全与可靠性的根本保障。　　智能充电网络：　　直流快充桩对功率密度和效率的追求永无止境。利用该技术可打造更紧凑、更高效的充电模块，缩短充电时间，提升运营效益。　　03 森国科推出的KC027Z07E1M2 SiC S-Cell，正是上述技术理念的成功实践。它并非一个抽象概念，而是一款已经量产的、具备优异性能的已经用于PCB 嵌入式3D封装的650V/27mΩ SiC MOSFET：　　卓越的芯片性能：　　其芯片本身具备低栅极电荷(Qg=120nC)和快速开关特性(tr=28ns, tf=22ns)，为高频高效运行提供了基础。其体二极管也具有快速反向恢复特性(trr=17ns)，适用于桥式电路;　　量化封装优势：　　规格书中0.36°C/W的极低结壳热阻(RthJC)是其双面散热能力的直接证明，确保了在高负载下的稳定输出(如Tc=100°C时Id达64A)。板上集成母排和逻辑的设计，使其实现了“易于互连、改善回路电阻、小型化”的系统级优势。　　森国科SiC S-Cell的量产，标志着PCB嵌入式3D封装技术已从实验室走向产业化。它解决了SiC技术向更高阶应用发展时的核心瓶颈，为新能源汽车、算力基建、低空经济等前沿领域提供了实现其苛刻目标的钥匙。随着这种系统级集成理念的普及，我们有理由相信，电力电子技术将进入一个性能飙升、形态重构的新纪元，而森国科已通过SiC S-Cell在此赛道上占据了有利位置。

关键词：

森国科

发布时间：2026-01-23 10:58 阅读量：1052 继续阅读>>

行业新闻

美光推出全球首款面向客户端计算的PCIe 5.0 QLC SSD

　　1月7日，美光科技股份有限公司(纳斯达克股票代码：MU)宣布推出美光 3610 NVMe™ SSD，这是业界首款面向客户端计算的 PCIe® 5.0 QLC SSD。这一突破性产品重新定义了主流 PC 和超薄笔记本电脑的性能、效率和容量。3610 SSD 基于久经市场考验的美光 G9 NAND 打造，顺序读取速率高达 11,000 MB/s，顺序写入速率高达 9,300 MB/s。1 产品采用紧凑型单面 M.2 2230 外形规格，全球率先采用 4TB 超大容量，是超薄笔记本电脑和 AI 设备的理想之选。这款创新产品将业界前沿 PCIe 5.0 的超高速率与 QLC 闪存的成本优势相结合，在不牺牲电池续航的前提下，实现更卓越的响应性能。　　美光资深副总裁暨手机和客户端业务部门总经理 Mark Montierth 表示：“3610 SSD 融合了业界前沿的 PCIe 5.0 技术、美光最先进的 G9 QLC NAND 以及紧凑型单面设计，可提供出众的性能、容量与能效。3610 SSD 将为超薄设备提供强劲支持，满足端侧 AI、沉浸式流媒体及性能密集型工作负载的增长需求。”　　3610 SSD的重要性　　3610 SSD 重新定义了主流客户端 SSD 的性能标准，助力 OEM 厂商将业界前沿 PCIe 5.0 的卓越性能广泛普及，同时确保出色的能效，有效延长电池续航。　　大规模部署的性能：顺序读取速率高达 11,000 MB/s，顺序写入速率高达 9,300 MB/s，随机读取速率高达 1.5M IOPS，随机写入速率高达 1.6M IOPS，可实现应用秒速启动、多任务无缝切换，以及流畅处理高负载媒体工作流。1　　卓越的能效：采用无 DRAM 架构，支持主机内存缓冲(HMB)和 DEVSLP(设备睡眠模式)低功耗状态，与 PCIe 4.0 TLC 相比，每瓦性能提升 43%，显著延长电池续航并降低物料清单(BOM)成本。1,2　　AI就绪的速率：可在三秒内加载 200 亿参数 AI 模型，助力主流客户端设备为用户提供实时 AI 洞察和无缝 AI 体验。1　　用户体验提升：在PCMark® 10测试中，与 PCIe 4.0 QLC SSD 相比，3610 SSD 的测试得分提升高达 30%，带宽提升高达 28%，是各类行业工作负载的理想之选。1,2　　针对超薄设计的散热控制：通过主机端的散热管理技术，使 OEM 能够精确控制温度阈值，从而确保超薄无风扇设计设备持续稳定输出性能。　　SSD 安全性增强：搭载最新的高级安全特性，如数据对象交换(DOE)和设备标识符组合引擎(DICE)，为用户数据提供更有力的保护。　　宏观效益　　随着 AI PC、沉浸式游戏与混合办公模式推动计算需求的增长，存储技术必须以突破性的进步应对这一挑战。美光 3610 SSD 正是这一变革的典范——它将美光广受信赖的 PCIe 5.0 数据中心级创新引入客户端设备，进一步巩固美光在 NAND 技术领域的领先地位。3610 SSD 的定位介于高端 PCIe 5.0 4600 系列与高性价比 PCIe 4.0 产品之间，提供卓越的性能、值得信赖的可靠性及大规模部署的显著价值。　　美光 3610 SSD 目前已向部分 OEM 合作伙伴送样，并提供多种外形规格，以及 1TB 至 4TB 的容量选择。

关键词：

美光

发布时间：2026-01-08 10:09 阅读量：734 继续阅读>>

型号	品牌	询价
BD71847AMWV-E2	ROHM Semiconductor
TL431ACLPR	Texas Instruments
MC33074DR2G	onsemi
RB751G-40T2R	ROHM Semiconductor
CDZVT2R20B	ROHM Semiconductor

型号	品牌	抢购
ESR03EZPJ151	ROHM Semiconductor
TPS63050YFFR	Texas Instruments
IPZ40N04S5L4R8ATMA1	Infineon Technologies
BU33JA2MNVX-CTL	ROHM Semiconductor
BP3621	ROHM Semiconductor
STM32F429IGT6	STMicroelectronics

PART	数量*	目标价格
	数量最小起订量: 1	目标价格 $ 如不确定，可不填
备注

联系电话 *	姓名
公司
邮箱地址