<span style='color:red'>PCB</span>设计的布局、走线与电磁兼容详解
行业新闻

PCB设计的布局、走线与电磁兼容详解

　　PCB布局设计检视要素　　布局的DFM要求　　1、已确定优选工艺路线，所有器件已放置板面。　　2、坐标原点为板框左、下延伸线交点，或者左下边插座的左下焊盘。　　3、PCB实际尺寸、定位器件位置等与工艺结构要素图吻合，有限制器件高度要求的区域的器件布局满足结构要素图要求。　　4、拨码开关、复位器件，指示灯等位置合适，拉手条与其周围器件不产生位置干涉。　　5、板外框平滑弧度197mil，或者按结构尺寸图设计。　　6、普通板有200mil工艺边;背板左右两边留有工艺边大于400mil，上下两边留有工艺边大于680mil。 器件摆放与开窗位置不冲突。　　7、各种需加的附加孔(ICT定位孔125mil、拉手条孔、椭圆孔及光纤支架孔)无遗漏，且设置正确。　　8、过波峰焊加工的器件pin间距、器件方向、器件间距、器件库等考虑到波峰焊加工的要求。　　9、器件布局间距符合装配要求：表面贴装器件大于20mil、IC大于80mil、BGA大于200mil。　　10、压接件在元件面距高于它的器件大于120mil，焊接面压接件贯通区域无任何器件。　　11、高器件之间无矮小器件，且高度大于10mm的器件之间5mm内未放置贴片器件和矮、小的插装器件。　　12、极性器件有极性丝印标识。同类型有极性插装元器件X、Y向各自方向相同。　　13、所有器件有明确标识，没有P*，REF等不明确标识。　　14、含贴片器件的面有3个定位光标，呈"L"状放置。定位光标中心离板边缘距离大于240mil。　　15、如需做拼板处理，布局考虑到便于拼版，便于PCB加工与装配。　　16、有缺口的板边(异形边)应使用铣槽和邮票孔的方式补齐。邮票孔为非金属化空，一般为直径40mil，边缘距16mil。　　17、用于调试的测试点在原理图中已增加，布局中位置摆放合适。　　布局的热设计要求　　18、发热元件及外壳裸露器件不紧邻导线和热敏元件，其他器件也应适当远离。　　19、散热器放置考虑到对流问题，散热器投影区域内无高器件干涉，并用丝印在安装面做了范围标示。　　20、布局考虑到散热通道的合理顺畅。　　21、电解电容适当离开高热器件。　　22、考虑到大功率器件和扣板下器件的散热问题。　　布局的信号完整性要求　　23、始端匹配靠近发端器件，终端匹配靠近接收端器件。　　24、退耦电容靠近相关器件放置　　25、晶体、晶振及时钟驱动芯片等靠近相关器件放置。　　26、高速与低速，数字与模拟按模块分开布局。　　27、根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求。　　28、若为改板设计，结合测试报告中反映的信号完整性问题进行仿真并给出解决方案。　　29、对同步时钟总线系统的布局满足时序要求。　　EMC要求　　30、电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置。 有多个电感线圈时，方向垂直，不耦合。　　31 为避免单板焊接面器件与相邻单板间发生电磁干扰，单板焊接面不放置敏感器件和强辐射器件。　　32 接口器件靠近板边放置，已采取适当的EMC防护措施(如带屏蔽壳、电源地挖空等措施)，提高设计的EMC能力。　　33、保护电路放在接口电路附近，遵循先防护后滤波原则。　　34、发射功率很大或特别敏感的器件(例如晶振、晶体等)距屏蔽体、屏蔽罩外壳500mil以上。　　35、复位开关的复位线附近放置了一个0.1uF电容，复位器件、复位信号远离其他强*件、信号。　　层设置与电源地分割要求　　37、两信号层直接相邻时须定义垂直布线规则。　　38、主电源层尽可能与其对应地层相邻，电源层满足20H规则。　　39、每个布线层有一个完整的参考平面。　　40、多层板层叠、芯材(CORE)对称，防止铜皮密度分布不均匀、介质厚度不对称产生翘曲。　　41、板厚不超过4.5mm，对于板厚大于2.5mm(背板大于3mm)的应已经工艺人员确认PCB加工、装配、装备无问题，PC卡板厚为1.6mm。　　42、过孔的厚径比大于10：1时得到PCB厂家确认。　　43、光模块的电源、地与其它电源、地分开，以减少干扰。　　44、关键器件的电源、地处理满足要求。　　45、有阻抗控制要求时，层设置参数满足要求。　　电源模块要求　　46、电源部分的布局保证输入输出线的顺畅、不交叉。　　47、单板向扣板供电时，已在单板的电源出口及扣板的电源入口处，就近放置相应的滤波电路。　　其他方面的要求　　48、布局考虑到总体走线的顺畅，主要数据流向合理。　　49、根据布局结果调整排阻、FPGA、EPLD、总线驱动等器件的管脚分配以使布线最优化。　　50、布局考虑到适当增大密集走线处的空间，以避免不能布通的情况。　　51、如采取特殊材料、特殊器件(如0.5mmBGA等)、特殊工艺，已经充分考虑到到货期限、可加工性，且得到PCB厂家、工艺人员的确认。　　52、扣板连接器的管脚对应关系已得到确认，以防止扣板连接器方向、方位搞反。　　53、如有ICT测试要求，布局时考虑到ICT测试点添加的可行性，以免布线阶段添加测试点困难。　　54、含有高速光模块时，布局优先考虑光口收发电路。　　55、布局完成后已提供1：1装配图供项目人对照器件实体核对器件封装选择是否正确。　　56、开窗处已考虑内层平面成内缩，并已设置合适的禁止布线区。　　PCB LAYOUT三种特殊走线技巧　　今天小编从直角走线，差分走线，蛇形线三个方面阐述PCB LAYOUT的走线技巧：　　一、直角走线 (三个方面)　　直角走线的对信号的影响就是主要体现在三个方面：　　一是拐角可以等效为传输线上的容性负载，减缓上升时间;　　二是阻抗不连续会造成信号的反射;　　三是直角尖端产生的EMI，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。　　二、差分走线 (“等长、等距、参考平面”)　　何为差分信号(Differential Signal)?通俗地说就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。差分信号和普通的单端信号走线相比，最明显的优势体现在以下三方面：　　1、抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可被完全抵消。　　2、能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。　　3、时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS(low voltage differential signaling)就是指这种小振幅差分信号技术。　　三、蛇形线 (调节延时)　　蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。其中最关键的两个参数就是平行耦合长度(Lp)和耦合距离(S)，很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考对共模和差模串扰的分析。下面是给Layout工程师处理蛇形线时的几点建议：　　1、尽量增加平行线段的距离(S)，至少大于3H，H指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。　　2、减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。　　3、带状线(Strip-Line)或者埋式微带线(Embedded Micro-strip)的蛇形线引起的信号传输延时小于微带走线(Micro-strip)。理论上，带状线不会因为差模串扰影响传输速率。　　4、高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。　　5、可以经常采用任意角度的蛇形走线，能有效的减少相互间的耦合。　　6、高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。　　7、有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。　　PCB技术中电磁的兼容性　　电磁兼容性(EMC， Electromagnetic Compatibility)是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。印刷电路板(PCB)设计中的电磁兼容性涉及多方面因数，以下主要从三大部分加以阐述，具体选择要综合各方面因数。　　一、印刷电路板整体布局及器件布置　　1、一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的;在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉，过孔要尽量少;电路板的最佳形状为矩形。长宽比为3：2或4：3;4 层板比双面板噪声低20dB.6层板比4层板噪声低10dB。经济条件允许时尽量用多层板。　　2、电路板一般分模拟电路区(怕干扰)，数字电路区(怕干扰、又产生干扰)，功率驱动区(干扰源)，故步板时要合理地分成三区。　　3、器件一般选择功耗低，稳定性好的器件，而且尽量少用高速器件。　　4、线条有讲究：有条件做宽的线决不做细;高压及高频线应园滑，不得有尖锐的倒角，拐弯也不得采用直角。地线应尽量宽，最好使用大面积敷铜，这对接地点问题有相当大的改善。　　5、外时钟是高频的噪声源，除能引起对本应用系统的干扰之外，还可能产生对外界的干扰，使电磁兼容检测不能达标。在对系统可靠性要求很高的应用系统中，选用频率低的单片机是降低系统噪声的原则之一。　　6、布线要有合理的走向：如输入/输出，交流/直流，强/弱信号，高频/低频，高压/低压等，它们的走向应该是呈线形的(或分离)，不得相互交融。其目的是防止相互干扰。最好的走向是按直线，但一般不易实现，最不利的走向是环形。对于是直流，小信号，低电压PCB设计的要求可以低些。所以“合理”是相对的。上下层之间走线的方向基本垂直。整个板子的不想要均匀，能不挤的不要挤在一齐。　　7、在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。时钟发生器、晶振和CPU的时钟输入端都易产生噪声，要相互靠近些，特别是晶振下方不要走信号线。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路，如有可能，应另做电路板，这一点十分重要。　　二、地线技术　　1、模拟电路和数字电路在元件布局图的设计和布线方法上有许多相同和不同之处。模拟电路中，由于放大器的存在，由布线产生的极小噪声电压，都会引起输出信号的严重失真。在数字电路中，TTL噪声容限为0.4V～0.6V，CMOS噪声容限为Vcc的0.3～0.45倍，故数字电路具有较强的抗干扰的能力。良好的电源和地总线方式的合理选择是仪器可靠工作的重要保证，相当多的干扰源是通过电源和地总线产生的，其中地线引起的噪声干扰最大。　　2、数字地与模拟地分开(或一点接地)，地线加宽，要根据电流决定线宽，一般来说越粗越好(100mil线经约通过1到2A的电流)。地线>电源线>信号线是线宽的合理选择。　　3、电源线和地线尽可能靠近，整块印刷板上的电源与地要呈“井”字形分布，以便使分布线电流达到均衡。　　4、为减少线间串扰，必要时可增加印刷线条间距离，在其安插一些零伏线作为线间隔离。特别是输入输出信号间。　　三、去耦、滤波、隔离三大技术　　1、去耦、滤波、隔离是硬件抗干扰常用的三大措施。　　2、电源输入端跨接10~100uf的电解电容器。如有可能，接100uF以上的更好;原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pF的但电容;对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容;　　3、滤波指各类信号按频率特性分类并控制它们的方向。常用的有各种低通滤波器、高通滤波器、带通滤波器。低通滤波器用在接入的交流电源线上，旨在让50周的交流电顺利通过，将其它高频噪声导入大地。低通滤波器的配置指标是插入损耗，选择的低通滤波器插入损耗过低起不到抑制噪声的作用，而过高的插入损耗会导致“漏电”，影响系统的人身安全性。高通、带通滤波器则应根据系统中对信号的处理要求选择使用。　　4、典型的信号隔离是光电隔离。使用光电隔离器件将单片机的输入输出隔离开，一方面使干扰信号不得进入单片机系统，另一方面单片机系统本身的噪声也不会以传导的方式传播出去。屏蔽则是用来隔离空间辐射的，对噪声特别大的部件，如开关电源，用金属盒罩起来，可减少噪声源对单片机系统的干扰。对特别怕干扰的模拟电路，如高灵敏度的弱信号放大电路可屏蔽起来。而重要的是金属屏蔽本身必须接真正的地。
关键词：
发布时间：2025-09-05 15:35 阅读量：441 继续阅读>>
从两层到八层板：详解<span style='color:red'>PCB</span>叠层设计的黄金法则
行业新闻

从两层到八层板：详解PCB叠层设计的黄金法则

　　总的来说叠层设计主要要遵从两个规矩：　　1、每个走线层都必须有一个邻近的参考层(电源或地层);　　2、邻近的主电源层和地层要保持最小间距，以提供较大的耦合电容;　　下面列出从两层板到八层板的叠层来进行示例讲解：　　一、单面PCB板和双面PCB板的叠层　　对于两层板来说，由于板层数量少，已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑;　　单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因信号回路面积过大，不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。要改善线路的电磁兼容性，最简单的方法是减小关键信号的回路面积。　　关键信号：从电磁兼容的角度考虑，关键信号主要指产生较强辐射的信号和对外界敏感的信号。能够产生较强辐射的信号一般是周期性信号，如时钟或地址的低位信号。对干扰敏感的信号是指那些电平较低的模拟信号。　　单、双层板通常使用在低于10KHz的低频模拟设计中：　　1)在同一层的电源走线以辐射状走线，并最小化线的长度总和;　　2)走电源、地线时，相互靠近;在关键信号线边上布一条地线，这条地线应尽量靠近信号线。这样就形成了较小的回路面积，减小差模辐射对外界干扰的敏感度。当信号线的旁边加一条地线后，就形成了一个面积最小的回路，信号电流肯定会取到这个回路，而不是其它地线路径。　　3)如果是双层线路板，可以在线路板的另一面，紧靠近信号线的下面，沿着信号线布一条地线，一线尽量宽些。这样形成的回路面积等于线路板的厚度乘以信号线的长度。　　二、四层板的叠层　　1、SIG-GND(PWR)-PWR (GND)-SIG;　　2、GND-SIG(PWR)-SIG(PWR)-GND;　　对于以上两种叠层设计，潜在的问题是对于传统的1.6mm(62mil)板厚。层间距将会变得很大，不仅不利于控制阻抗，层间耦合及屏蔽;特别是电源地层之间间距很大，降低了板电容，不利于滤除噪声。　　对于第一种方案，通常应用于板上芯片较多的情况。这种方案可得到较好的SI性能，对于EMI性能来说并不是很好，主要要通过走线及其他细节来控制。主要注意：地层放在信号最密集的信号层的相连层，有利于吸收和抑制辐射;增大板面积，体现20H规则。　　对于第二种方案，通常应用于板上芯片密度足够低和芯片周围有足够面积(放置所要求的电源覆铜层)的场合。此种方案PCB的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也低，也可通过外层地屏蔽内层信号辐射。从EMI控制的角度看，这是现有的最佳4层PCB结构。　　注意：中间两层信号、电源混合层间距要拉开，走线方向垂直，避免出现串扰;适当控制板面积，体现20H规则;如果要控制走线阻抗，上述方案要非常小心地将走线布置在电源和接地铺铜的下边。另外，电源或地层上的铺铜之间应尽可能地互连在一起，以确保DC和低频的连接性。　　三、六层板的叠层　　对于芯片密度较大、时钟频率较高的设计应考虑6层板的设计，推荐叠层方式：　　1、SIG-GND-SIG-PWR-GND-SIG;　　对于这种方案，这种叠层方案可得到较好的信号完整性，信号层与接地层相邻，电源层和接地层配对，每个走线层的阻抗都可较好控制，且两个地层都是能良好的吸收磁力线。并且在电源、地层完整的情况下能为每个信号层都提供较好的回流路径。　　2、GND-SIG-GND-PWR-SIG -GND;　　对于这种方案，该种方案只适用于器件密度不是很高的情况，这种叠层具有上面叠层的所有优点，并且这样顶层和底层的地平面比较完整，能作为一个较好的屏蔽层来使用。需要注意的是电源层要靠近非主元件面的那一层，因为底层的平面会更完整。因此，EMI性能要比第一种方案好。　　小结：对于六层板的方案，电源层与地层之间的间距应尽量减小，以获得好的电源、地耦合。但62mil的板厚，层间距虽然得到减小，还是不容易把主电源与地层之间的间距控制得很小。对比第一种方案与第二种方案，第二种方案成本要大大增加。因此，我们叠层时通常选择第一种方案。设计时，遵循20H规则和镜像层规则设计。　　四、八层板的叠层　　1、由于差的电磁吸收能力和大的电源阻抗导致这种不是一种好的叠层方式。它的结构如下：　　1)Signal 1 元件面、微带走线层2)Signal 2 内部微带走线层，较好的走线层(X方向)3)Ground4)Signal 3 带状线走线层，较好的走线层(Y方向)5)Signal 4 带状线走线层6)Power7)Signal 5 内部微带走线层8)Signal 6 微带走线层　　2、是第三种叠层方式的变种，由于增加了参考层，具有较好的EMI性能，各信号层的特性阻抗可以很好的控制。　　1)Signal 1 元件面、微带走线层，好的走线层2)Ground 地层，较好的电磁波吸收能力3)Signal 2 带状线走线层，好的走线层4)Power 电源层，与下面的地层构成优秀的电磁吸收5)Ground 地层6)Signal 3 带状线走线层，好的走线层7)Power 地层，具有较大的电源阻抗8)Signal 4 微带走线层，好的走线层　　3、最佳叠层方式，由于多层地参考平面的使用具有非常好的地磁吸收能力。　　1)Signal 1 元件面、微带走线层，好的走线层2)Ground 地层，较好的电磁波吸收能力3)Signal 2 带状线走线层，好的走线层4)Power 电源层，与下面的地层构成优秀的电磁吸收5)Ground 地层6)Signal 3 带状线走线层，好的走线层7)Ground 地层，较好的电磁波吸收能力8)Signal 4 微带走线层，好的走线层　　对于如何选择设计用几层板和用什么方式的叠层，要根据板上信号网络的数量，器件密度，PIN密度，信号的频率，板的大小等许多因素。对于这些因素我们要综合考虑。　　对于信号网络的数量越多，器件密度越大，PIN密度越大，信号的频率越高的设计应尽量采用多层板设计。为得到好的EMI性能最好保证每个信号层都有自己的参考层。
关键词：
发布时间：2025-08-08 14:18 阅读量：418 继续阅读>>
<span style='color:red'>PCB</span>电路板什么情况下需要机械切割？
行业新闻

PCB电路板什么情况下需要机械切割？

　　在PCB制造中，机械切割以高精度、低应力、强适应性等优势，成为解决特殊工艺需求的关键技术。本文精选十大核心应用场景，以供参考。　　1. 异形板精密成型　　场景：非矩形PCB(如圆形、齿轮形)　　技术：机械铣削通过定制刀具路径，实现复杂轮廓切割，避免激光切割对柔性材料的热损伤。　　案例：智能手表FPC采用机械切割，确保边缘无毛刺，适配曲面屏幕贴合。　　2. 高精度边缘控制　　场景：医疗设备PCB(尺寸误差<0.02mm)　　技术：调整刀片厚度与进给速度，结合雾化冷却，实现切口垂直度<0.005mm。　　案例：心脏起搏器主板切割，确保与外壳精密装配。　　3. 特殊材料适应性　　场景：PTFE高频板、陶瓷填充基板　　技术：碳化钨刀具+低温冷却，减少脆性材料碎裂，替代激光切割的毛刺问题。　　案例：5G基站PCB采用机械切割，保障信号完整性。　　4. 连接器区域强化　　场景：USB/HDMI接口补强板切割　　技术：精准切割FR-4或金属补强片，避免装配间隙。　　案例：手机主板接口区域机械切割，提升插拔耐久性。　　5. 散热模块集成　　场景：LED驱动板散热片嵌入　　技术：机械切割散热区域轮廓，确保热传导路径连续。　　案例：高功率LED灯板切割，降低热阻30%。　　6. 多层板无损分板　　场景：航空航天用8层以上PCB　　技术：铣刀分板避免层间分离，替代激光切割的潜在风险。　　案例：卫星电路板分板，保障信号层完整性。　　7. 测试点精准暴露　　场景：ICT在线测试焊盘　　技术：机械去除阻焊层，确保测试探针100%接触。　　案例：汽车ECU主板切割，提升测试通过率。　　8. 金手指接口成型　　场景：PCIe/内存条金手指　　技术：精密切割边缘，避免信号传输故障。　　案例：服务器主板金手指切割，接触电阻<50mΩ。　　9. 刚柔结合板过渡区切割　　场景：可穿戴设备刚柔结合板　　技术：机械切割刚性-柔性连接处，避免激光损伤柔性部分。　　案例：智能手环FPC切割，弯曲寿命>10万次。　　10. 小批量定制化生产　　场景：原型开发/小批量试产　　技术：快速换刀+参数调整，降低模具成本。　　案例：工业控制器定制PCB切割，交付周期缩短50%
关键词：
发布时间：2025-07-23 14:11 阅读量：495 继续阅读>>
Littelfuse：使用灌封友好型轻触开关保护<span style='color:red'>PCB</span>上的电子元件
行业新闻

Littelfuse：使用灌封友好型轻触开关保护PCB上的电子元件

　　在电子产品领域，确保印刷电路板(PCB)的长期使用寿命和可靠性至关重要。印刷电路板是所有电子设备的核心部件，如何选择恰当的方法来保护其关键元器件免受损害和恶劣环境条件的影响，这一点尤为关键。本应用说明对比了保护安装在PCB上的电子元器件的两种主要方法：敷形涂层(conformal coating)和灌封(potting)。每种技术都具有显著的优势和劣势，因此，根据性能优化和应用需求做出恰当的选择至关重要。　　1.敷形涂层　　敷形涂层提供了一种轻量且多功能的保护解决方案。该方法是在印刷电路板上涂上一层薄薄的绝缘材料保护材料，使其贴合元件的轮廓。这种涂层能保护印刷电路板免受环境污染物(如湿气、灰尘和化学品)的侵害。其应用方法包括：　　喷涂：此方法使用气溶胶罐或喷枪来涂覆涂层材料。它既适用于小批量也适用于大批量生产，并允许进行选择性涂覆。　　浸涂：将PCB浸入装有涂层材料的槽中，确保完全覆盖。此方法对于大批量生产非常高效，但可能需要进行遮蔽处理以防止特定区域被涂覆。　　刷涂：这种手动方法适用于小批量生产或返工。它允许精确涂抹，但比较耗时。　　敷形涂层的厚度通常介于25至75微米之间，这种薄度最大限度地减少了对组件重量和空间的影响。这种薄度也便于对元器件进行检查和维修，这在测试或维护阶段是一个显著优势。此外，可用的涂层材料种类多样(如丙烯酸、聚氨酯、有机硅或环氧树脂)，使得保护措施能够根据每种应用的具体要求进行定制。然而，需要注意的是，这种方法对机械应力和振动提供的保护有限，并且可能不适用于具有尖锐边缘或复杂几何形状的组件。在极端环境下，其有效性也会降低。　　2.灌封　　灌封以其坚固耐用的保护而著称。该工艺涉及将 PCB 或特定元器件完全封装在树脂中。树脂固化后，形成一道抵御机械应力、振动和极端环境的坚固防护层。此方法能确保卓越的电气绝缘性能，这对于关键应用至关重要。此外，灌封提供了更高水平的物理安全性和防篡改性，使其成为需要最高可靠性的应用的理想选择。灌封还通过屏蔽湿气、灰尘、化学品和腐蚀，提供全面的环境保护。灌封材料的机械稳定性可吸收振动和冲击，防止元器件损坏。再者，难以去除的树脂阻碍了逆向工程，增强了防拆解/防篡改能力。某些用于灌封的树脂还能增强散热，这对高功率应用非常有益。　图1使用KSC XA轻触开关的印刷电路板，填充灌封材料的过程　　然而，必须指出的是，维修经过灌封的组件通常极其困难，甚至不可能。此外，添加树脂会增加组件的重量和体积，而且总体成本通常高于敷形涂层。尽管如此，在抗冲击性方面，灌封是最佳选择。如果设备需要承受潜在的冲击损伤，灌封可提供最高级别的保护。当需要显著的减震、散热以及增强保密性与安全性时，灌封同样适用。　　3.C&K Littelfuse解决方案：灌封友好型轻触开关　　KSC PF系列开关专为满足表面积小的产品的尺寸和性能要求而设计，同时能承受液体和振动等严苛环境因素。KSC PF轻触开关将紧凑的表面贴装技术(SMT)外形尺寸(6.2 x 6.2 x 5.2mm)与灌封友好的延伸式防护框相结合，增强了对灌封层厚度的容忍度，加快了生产速度，并提升了质量。传统使用扁平防护框的方法不允许在防护框上方进行灌封。而采用延伸式防护框后，这个问题得到了有效避免，从而简化了生产过程并确保了更好的控制。KSC PF开关具有IP67密封等级，使用寿命高达100万次，并且专为SMT设计，使得PCB组装更加简便。　　KSC XA系列开关同样提供带有延伸式防护框的版本，以允许灌封材料覆盖。图2 KSC4系列轻触开关标准版，带扁平外壳图3 使用延伸式防护框的KSC PF系列轻触开关(灌封友好型)　　注：1. KSC4系列的最大灌封高度为2.9毫米，灌封高度不得超过框架顶部;2. KSC PF系列的最大灌封高度为3.5毫米。　　重点应用
关键词：
发布时间：2025-06-30 11:42 阅读量：675 继续阅读>>
一文了解电路板<span style='color:red'>PCB</span>的作用
行业新闻

一文了解电路板PCB的作用

　　随着电子技术的飞速发展，电路板(简称PCB)已经成为现代电子设备中不可或缺的基础元件。它不仅作为电子元器件的支撑平台，更在电子产品的性能、可靠性与封装上发挥着关键作用。　　01提供机械支撑　　PCB的最基本作用是为各种电子元器件提供机械支撑。通过在PCB上焊接和固定元件，可以保持电子器件的稳定性和牢固性，确保电路在振动、冲击等环境条件下的安全运行。　　02实现电子连接　　PCB的核心作用是实现电子元件之间的电气连接。通过布线(导线)将各个元件互连以此形成完整的电路功能。其中，导线、铜箔层和连接孔共同确保了电流的可靠传导。　　03电气性能控制　　PCB设计可以优化电气性能，包括：　　信号完整性：减小信号干扰和串扰，提高信号传输质量。　　阻抗控制：确保高速信号的传输稳定，特别是在通信和高速数字电路中至关重要。　　滤波与屏蔽：在关键电路中设置滤波层，减少噪声和干扰。　　04热管理　　高功率或高速运行的电子器件会产生大量热量，PCB承担着散热和热管理的关键作用。通过设计合理的走线、散热片、散热孔等措施，可有效散发热量，保障器件安全稳定工作。　　05实现电源管理　　在电子系统中，PCB不仅能传导信号，还承担电源分配的角色。合理的电源铺铜、滤波电路，确保电能稳定供应，减少电源噪声。　　06提供机械标识与布局空间　　PCB上印刷有标识、编号、测试点等信息，方便后续的调试、测试与维护。同时，合理的布局设计可以减少布局中的干扰，提高整体性能。　　07信号隔离与干扰抑制　　在多层PCB设计中，可以实现不同信号的隔离，减少干扰和信号串扰，保证高频和敏感电路的正常工作。　　08辅助功能　　随着技术的发展，PCB还承担着多项新增功能，为其在系统中的核心作用提供关键支撑。例如：　　抗静电保护功能;　　EMC/EMI电磁兼容设计功能;　　集成微芯片、传感器等多功能模块的能力。　　PCB作为电子产品的“神经中枢”，其作用已远远超出了简单的电路连接。它在保障电子设备的性能、可靠性、热管理和电气性能方面至关重要。随着电子技术不断深化与复杂化，PCB的设计和制造也逐步向多层、多功能、高速、高密度方向发展，成为现代电子工业中不可或缺的核心基础。
关键词：
发布时间：2025-06-18 16:53 阅读量：639 继续阅读>>
原理图和<span style='color:red'>PCB</span>设计常见错误速查清单
行业新闻

原理图和PCB设计常见错误速查清单

　　在电子设计领域，原理图和PCB设计是产品开发的基石，但设计过程中难免遇到各种问题，若不及时排查可能影响电路板的性能及可靠性，本文将列出原理图和PCB设计中的常见错误，整理成一份实用的速查清单，以供参考。　　01原理图设计常见错误　　① ERC报告管脚没有接入信号　　创建封装时给管脚错误地定义了I/O属性。　　创建或放置元件时修改了不一致的grid属性，导致管脚与线未连接。　　创建元件时pin方向反向，连线错误。　　② 元件跑到图纸界外　　元件未在元件库图表纸中心创建。　　③ 工程文件网络表只能部分调入PCB　　生成netlist时未选择为global。　　④使用多部分组成的自定义元件时　　误使用annotate功能。　　02PCB设计常见错误　　① 网络载入时报告NODE没有找到　　原理图中的元件使用了PCB库中没有的封装。　　原理图中的元件使用了PCB库中名称不一致的封装。　　原理图中的元件使用了PCB库中pin number不一致的封装。　　② 打印时无法打印到一页纸上　　创建PCB库时未设置在原点。　　PCB板界外有隐藏的字符。　　③ DRC报告网络被分成几个部分　　网络未连通，需使用CONNECTEDCOPPER查找。
关键词：
发布时间：2025-05-13 10:46 阅读量：623 继续阅读>>
<span style='color:red'>PCB</span>元件焊接基本要点
行业新闻

PCB元件焊接基本要点

　　PCB元件焊接要点，你了解几点？       焊接前：　　1、工作台：必须整洁、干净、防静电，应采用防静电工/器具，戴好防静电手腕带。　　2、工具：应有锡线座、元件盒、焊枪、焊台、镊子、剪钳等焊接工具和防护工具。　　3、电路板：检查PCB板线路，有无短路、断路等。　　4、物料：请确认好是正确的元件，元件有无极性要求，焊盘和元件脚有无氧化，若有则焊接前要要细砂纸打磨干净，涂上助焊剂。　　焊接中：　　1、安全、科学使用电烙铁，烙铁要接地，以防焊接时由于漏电而击穿元件，推荐使用白光可调电烙铁，有铅焊接时温度在350°C左右，无铅焊接时380°C左右。若烙铁头存在氧化层，需在高温海绵上擦拭干净。烙铁使用前要上锡：烙铁烧热到刚能融化焊锡时涂上助焊剂，再将焊锡均匀涂在烙铁头上。不使用时关闭烙铁电源。　　2、元件焊接顺序：以先焊接好的元件不影响后面元件的焊接为原则，一般先焊接体积较小的电阻电容等元件，后焊接体积较大的元件，接插件最后焊接。　　3、元件在板上的放置：应整齐、居中、贴板面放置，注意元件极性。　　4、焊接操作姿势：烙铁到鼻子的距离在20～30cm为宜。　　5、焊接时要求：应保证所有元件不移动位置。焊接头不可施加压力，先用焊锡接触焊点，再用烙铁头沿45°方向融化焊锡，待焊锡融化并浸没元件引脚后沿着引脚轻轻上提，焊接用时大约2～3秒。焊锡未完全凝固前不要晃动元件，以免造成虚焊。适当使用助焊剂。　　6、焊接时间不可过长，也要尽量避免重复焊接，以免损坏元件。　　焊接后：　　1、检查有无漏焊、错焊(极性焊反)、短路、虚焊等现象。　　2、检查焊点是否有适当的焊料，焊点应成圆锥形、整体饱满、光滑均匀、无针孔、有光泽，不应有毛刺、间隙及裂纹，焊点表面要清洁无松香渍。焊锡应包围引脚且不应过多。如果有引线，引脚，其露出引脚长度在1-2mm之间。　　3、焊接后的废料应清理干净，及时丢到垃圾桶里。　　4、焊接工具使用完要放回原位。　　5、要正确使用洗板水清理PCB板上的残留物如锡渣、锡碎、元件脚等。应做好保护措施，因洗板水具有挥发性、可燃性。用剩的应装好、摆放好，不要浪费。　　6、通电检测：先用万用表电阻档测量电源输入端有无短路现象，如有，应在加电前排除。再根据原理图对进行电路检查。　　7、通电完成后必须按清单装配好IC，再调试。完成后用静电袋包装好PCB，不能随意摆放。　　贴装元件焊接规范：　　1、用镊子小心将贴片元件放到PCB板上，使其与焊盘对齐，并摆放在正中央，元件方向正确。　　2、焊接前先在焊盘上涂助焊剂，并用烙铁处理一下以免镀锡不良或被氧化，元件无需处理。　　3、焊接时要保持烙铁尖与被焊引脚并行，防止因焊锡过量发生搭接。　　4、使用烙铁拖焊时，烙铁只能轻轻在引脚上滑过，否则就要碰弯贴片元件的引脚。　　5、焊完所有的引脚后要检查焊点质量：焊点应光滑、饱满、发亮，不要虚焊、漏焊。
关键词：
发布时间：2025-04-18 17:32 阅读量：877 继续阅读>>
<span style='color:red'>PCB</span>的基本功能及五大基本要素总结
行业新闻

PCB的基本功能及五大基本要素总结

　　1、什么是PCB　　PCB：英文名称，Printed circuit board;中文名称，印刷电路板。是电子工程师最熟悉的一个专业术语之一。没有焊接电子元器件的裸板PCB又被称为PWB(Printed Wiring Board，印刷线路板)。本文总结PCB的基本要素，帮助电子工程师更深入和全面的认识PCB。　　2、PCB的功能　　PCB的最基本功能是提供电子元器件的载体，并提供电子元器件之间的连接线网络。同时PCB板还具有绝缘，隔热，防潮等功能。3、PCB的五个基本要素用　　要素一：载板　　PCB的载板又称为基板，是安装和固定电子元器件的板子。按照PCB基板的材料和机械特性不同，常用的载板有FR-4，FPC软板，铝基板，铜基板，罗杰斯板和铁氟龙板等。　　要素二：导线　　普通导线和电源及地平面均是PCB的导线，PCB的导线由整片的铜箔构成，通过刻蚀形成线条或网格，并完成电子元器件之间的电气连接。　　要素三：PAD　　PAD又称为焊盘，如果将电子元器件直接焊接到PCB的导线上，是不可靠的。通常在导线的末端增加PAD，用于焊接电子元件，将电子元器件焊接到PAD上，更加牢固和可靠。通孔和表贴的焊盘均被称为PAD。　　要素四：绿油　　绿油是PCB表层的绿色(或其他颜色)颜料，又被成为阻焊(solder mask)。具有绝缘和防护的功能，也可以放置电子元器件焊接错位或焊接管脚间连焊。　　要素五：丝印　　丝印是在绿油表面上印制的图形，数字，文字等信息，用于指导焊接和记录PCB的版本号。
关键词：
发布时间：2025-04-14 17:49 阅读量：1279 继续阅读>>
快速找到<span style='color:red'>PCB</span>中的GND的4个方法
行业新闻

快速找到PCB中的GND的4个方法

　　在维修电路板时，有时候需要测量板子上某一点的电位，来判断到底是哪里出了问题。而参考点的选取一般都是选择电源的负极，也就是GND地线。　　如何快速寻找出板子中的地线，就成了必须要掌握的知识了。　　下面笔者总结了几种方法供大家参考一下。　　01通过电解电容来查找GND　　上图中是一个电磁炉主板，我们要找地线，首先要找到板子最大的那个电解电容。　　一般情况下比较大的电解电容都是作为电源滤波的一种元件，它的负极就是GND了。　　上图中你看到的最大的电解电容就是一个电源滤波电容，它是从整流桥整流输出约300伏的脉动直流电，再经过此电容滤波才能输出比较平滑的直流电。它的负极就是直流电源的负极，也就是我们要找的GND地线。　　02通过查看大片铜箔来确认GND　　上图中是一个两层板，图中标有红圈的那几个点就是地线，可以看出它和大片的铜箔相连。这是由于地线有屏蔽作用，可以有效减小地线环路带来的干扰，所以线路板中的地线铜箔一般都是成片出现的。　　03通过查看连接插件上的标识来确认GND　　如上图，一般在板子的接插件处都有各种信号的标识，我们可以通过查看这个标识来确认地线，比如上图红线圈内的GND就是地线了。　　04通过集成芯片来查找　　在线路板中通常有着各种各样的集成电路，这些集成电路如果要正常工作都需要有供电电源，可以通过查看芯片的引脚来确认GND。　　如上图，这是一个8脚的比较器，通过查找它的资料可以看出它每个脚的功能 ，只要知道第四脚为GND就可以在板子上找到地线了。
关键词：
发布时间：2025-04-14 17:45 阅读量：710 继续阅读>>
一文了解<span style='color:red'>PCB</span>设计要点
行业新闻

一文了解PCB设计要点

　　一文了解PCB设计要点！       一、资料输入阶段　　在流程上接收到的资料是否齐全(包括：原理图、*.brd文件、料单、PCB设计说明以及PCB设计或更改要求、标准化要求说明、工艺设计说明等文件)。　　确认PCB模板是最新的。　　时钟器件布局是否合理。　　确认模板的定位器件位置无误。　　PCB设计说明以及PCB设计或更改要求、标准化是否明确。　　确认外形图上的禁止布放器件和布线区已在PCB模板上体现。　　比较外形图，确认PCB所标注尺寸及公差无误，金属化孔和非金属化孔定义准确。　　确认PCB模板准确无误后最好锁定该结构文件，以免误操作被移动位置。　　二、布局后检查阶段　　01器件检查　　确认所有器件封装是否与公司统一库一致，是否已更新封装库(用viewlog检查运行结果)如果不一致，一定要更新Symbols。　　母板与子板，单板与背板，确认信号对应，位置对应，连接器方向及丝印标识正确，且子板有防误插措施，子板与母板上的器件不应产生干涉。　　元器件是否100%放置。　　打开器件TOP和BOTTOM层的place-bound， 查看重叠引起的DRC是否允许。　　Mark点是否足够且必要。　　较重的元器件，应该布放在靠近PCB支撑点或支撑边的地方，以减少PCB的翘曲。　　与结构相关的器件布好局后最好锁住，防止误操作移动位置。　　压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点。　　确认器件布局是否满足工艺性要求(重点关注BGA、PLCC、贴片插座)。　　金属壳体的元器件，特别注意不要与其它元器件相碰，要留有足够的空间位置。　　接口相关的器件尽量靠近接口放置，背板总线驱动器尽量靠近背板连接器放置。　　波峰焊面的CHIP器件是否已经转换成波峰焊封装。　　手工焊点是否超过50个。　　在PCB上轴向插装较高的元件，应该考虑卧式安装。留出卧放空间。并且考虑固定方式，如晶振的固定焊盘。　　需要使用散热片的器件，确认与其它器件有足够间距，并且注意散热片范围内主要器件的高度。　　02功能检查　　数模混合板的数字电路和模拟电路器件布局时是否已经分开，信号流是否合理。　　A/D转换器跨模数分区放置。　　时钟器件布局是否合理。　　高速信号器件布局是否合理。　　端接器件是否已合理放置(源端匹配串阻应放在信号的驱动端;中间匹配的串阻放在中间位置;终端匹配串阻应放在信号的接收端)　　信号线以不同电平的平面作为参考平面，当跨越平面分割区域时，参考平面间的连接电容是否靠近信号的走线区域。　　保护电路的布局是否合理，是否利于分割。单板电源的保险丝是否放置在连接器附近，且前面没有任何电路元件。　　确认强信号与弱信号(功率相差30dB)电路分开布设。　　IC器件的去耦电容数量及位置是否合理。　　是否按照设计指南或参考成功经验放置可能影响EMC实验的器件。如：面板的复位电路要稍靠近复位按钮。　　03发热　　对热敏感的元件(含液态介质电容、晶振)尽量远离大功率的元器件、散热器等热源。　　布局是否满足热设计要求，散热通道(根据工艺设计文件来执行)。　　04电源　　是否IC电源距离IC过远。　　LDO及周围电路布局是否合理。　　模块电源等周围电路布局是否合理。　　电源的整体布局是否合理。　　05规则设置　　是否所有仿真约束都已经正确加到Constraint Manager中。　　是否正确设置物理和电气规则(注意电源网络和地网络的约束设置)。　　Test Via、Test Pin的间距设置是否足够。　　叠层的厚度和方案是否满足设计和加工要求。　　所有有特性阻抗要求的差分线阻抗是否已经经过计算，并用规则控制。　　三、布线后检查阶段　　01数模　　数字电路和模拟电路的走线是否已分开，信号流是否合理。　　A/D、D/A以及类似的电路如果分割了地，那么电路之间的信号线是否从两地之间的桥接点上走(差分线例外)。　　必须跨越分割电源之间间隙的信号线应参考完整的地平面。　　如果采用地层设计分区不分割方式，要确保数字信号和模拟信号分区布线。　　02时钟和高速部分　　高速信号线的阻抗各层是否保持一致。　　高速差分信号线和类似信号线，是否等长、对称、就近平行地走线。　　确认时钟线尽量走在内层。　　确认时钟线、高速线、复位线及其它强辐射或敏感线路是否已尽量按3W原则布线。　　时钟、中断、复位信号、百兆/千兆以太网、高速信号上是否没有分叉的测试点。　　LVDS等低电平信号与TTL/CMOS信号之间是否尽量满足了10H(H为信号线距参考平面的高度)。　　时钟线以及高速信号线是否避免穿越密集通孔过孔区域或器件引脚间走线。　　时钟线是否已满足(SI约束)要求(时钟信号走线是否做到少打过孔、走线短、参考平面连续，主要参考平面尽量是GND;若换层时变换了GND主参考平面层，在离过孔200mil范围之内是GND过孔;若换层时变换不同电平的主参考平面，在离过孔200mil范围之内是否有去耦电容)。　　差分对、高速信号线、各类BUS是否已满足(SI约束)要求。　　03EMC与可靠性　　对于晶振，是否在其下布一层地;是否避免了信号线从器件管脚间穿越;对高速敏感器件，是否避免了信号线从器件管脚间穿越。　　单板信号走线上不能有锐角和直角(一般成 135 度角连续转弯，射频信号线最好采用圆弧形或经过计算以后的切角铜箔)。　　对于双面板，检查高速信号线是否与其回流地线紧挨在一起布线;对于多层板，检查高速信号线是否尽量紧靠地平面走线。　　对于相邻的两层信号走线，尽量垂直走线。　　避免信号线从电源模块、共模电感、变压器、滤波器下穿越。　　尽量避免高速信号在同一层上的长距离平行走线。　　板边缘还有数字地、模拟地、保护地的分割边缘是否有加屏蔽过孔;多个地平面是否用过孔相连;过孔距离是否小于最高频率信号波长的1/20。　　浪涌抑制器件对应的信号走线是否在表层短且粗。　　确认电源、地层无孤岛、无过大开槽、无由于通孔隔离盘过大或密集过孔所造成的较长的地平面裂缝、无细长条和通道狭窄现象。　　是否在信号线跨层比较多的地方，放置了地过孔(至少需要两个地平面)。　　04电源和地　　如果电源/地平面有分割，尽量避免分割开的参考平面上有高速信号的跨越。　　确认电源、地能承载足够的电流。过孔数量是否满足承载要求(估算方法：外层铜厚1oz时1A/mm线宽，内层0.5A/mm线宽，短线电流加倍)。　　对于有特殊要求的电源，是否满足了压降的要求。　　为降低平面的边缘辐射效应，在电源层与地层间要尽量满足20H原则(条件允许的话，电源层的缩进得越多越好)。　　如果存在地分割，分割的地是否不构成环路。　　相邻层不同的电源平面是否避免了交叠放置。　　保护地、-48V地及GND的隔离是否大于2mm。　　-48V地是否只是-48V的信号回流，没有汇接到其他地;如果做不到请在备注栏说明原因。　　靠近带连接器面板处是否布10~20mm的保护地，并用双排交错孔将各层相连。　　电源线与其他信号线间距是否距离满足安规要求。　　05禁布区　　金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔。　　安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔。　　设计要求中预留位置是否有走线。　　非金属化孔内层离线路及铜箔间距应大于0.5mm(20mil)，外层0.3mm(12mil)，单板起拔扳手轴孔内层离线路及铜箔间距应大于2mm(80mil)。　　铜皮和线到板边 推荐为大于2mm 最小为0.5mm。　　内层地层铜皮到板边 1 ~ 2 mm， 最小为0.5mm。　　06焊盘出线　　对于两个焊盘安装的CHIP元件(0805及其以下封装)，如电阻、电容，与其焊盘连接的印制线最好从焊盘中心位置对称引出，且与焊盘连接的印制线必须具有一样的宽度，对于线宽小于0.3mm(12mil)的引出线可以不考虑此条规定。　　与较宽印制线连接的焊盘，中间最好通过一段窄的印制线过渡(0805及其以下封装)。　　线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出。　　07丝印　　器件位号是否遗漏，位置是否能正确标识器件。　　器件位号是否符合公司标准要求。　　确认器件的管脚排列顺序、第1脚标志、器件的极性标志、连接器的方向标识的正确性。　　母板与子板的插板方向标识是否对应。　　背板是否正确标识了槽位名、槽位号、端口名称、护套方向。　　确认设计要求的丝印添加是否正确。　　确认已经放置有防静电和射频板标识(射频板使用)。　　08编码/条码　　确认PCB编码正确且符合公司规范。　　确认单板的PCB编码位置和层面正确(应该在A面左上方,丝印层)。　　确认背板的PCB编码位置和层面正确(应该在B右上方,外层铜箔面)。　　确认有条码激光打印白色丝印标示区。　　确认条码框下面没有连线和大于0.5mm导通孔。　　确认条码白色丝印区外20mm范围内不能有高度超过25mm的元器件。　　09过孔　　确认PCB编码正确且符合公司规范。　　确认单板的PCB编码位置和层面正确(应该在A面左上方,丝印层)。　　确认背板的PCB编码位置和层面正确(应该在B右上方,外层铜箔面)。　　确认有条码激光打印白色丝印标示区。　　确认条码框下面没有连线和大于0.5mm导通孔。　　确认条码白色丝印区外20mm范围内不能有高度超过25mm的元器件。　　10工艺　　器件布放率是否100%，布通率是否100%(没有达到100%的需要在备注中说明)。　　Dangling线是否已经调整到最少，对于保留的Dangling线已做到一一确认。　　工艺科反馈的工艺问题是否已仔细查对。　　11大面积铜箔　　对于Top、bottom上的大面积铜箔，如无特殊的需要，应用网格铜(单板用斜网，背板用正交网，线宽0.3mm (12 mil)、间距0.5mm (20mil))。　　大面积铜箔区的元件焊盘，应设计成花焊盘，以免虚焊;有电流要求时，则先考虑加宽花焊盘的筋，再考虑全连接。　　大面积布铜时，应该尽量避免出现没有网络连接的死铜(孤岛)。　　大面积铜箔还需注意是否有非法连线，未报告的DRC。　　12测试点　　各种电源、地的测试点是否足够(每2A电流至少有一个测试点)。　　确认没有加测试点的网络都是经确认可以进行精简的。　　确认没有在生产时不安装的插件上设置测试点。　　Test Via、Test Pin是否已Fix(适用于测试针床不变的改板)。　　13DRC　　Test via 和Test pin 的Spacing Rule应先设置成推荐的距离，检查DRC，若仍有DRC存在，再用最小距离设置检查DRC。　　打开约束设置为打开状态，更新DRC，查看DRC中是否有不允许的错误。　　确认DRC已经调整到最少，对于不能消除DRC要一一确认。　　14光学定位点　　确认有贴装元件的PCB面已有光学定位符号。　　确认光学定位符号未压线(丝印和铜箔走线)。　　光学定位点背景需相同，确认整板使用光学点其中心离边≥5mm。　　确认整板的光学定位基准符号已赋予坐标值(建议将光学定位基准符号以器件的形式放置)，且是以毫米为单位的整数值。　　管脚中心距<0.5mm的IC，以及中心距小于0.8 mm(31 mil)的BGA器件，应在元件对角线附近位置设置光学定位点　　15阻焊检查　　确认是否有特殊需求类型的焊盘都正确开窗(尤其注意硬件的设计要求)。　　BGA下的过孔是否处理成盖油塞孔。　　除测试过孔外的过孔是否已做开小窗或盖油塞孔。　　光学定位点的开窗是否避免了露铜和露线。　　电源芯片、晶振等需铜皮散热或接地屏蔽的器件，是否有铜皮并正确开窗。由焊锡固定的器件应有绿油阻断焊锡的大面积扩散。　　16钻孔图　　Notes的PCB板厚、层数、丝印的颜色、翘曲度，以及其他技术说明是否正确。叠板图的层名、叠板顺序、介质厚度、铜箔厚度是否正确;是否要求作阻抗控制，描述是否准确;叠板图的层名与其光绘文件名是否一致。　　将设置表中的Repeat code 关掉，钻孔精度应设置为2-5。　　孔表和钻孔文件是否最新(改动孔时，必须重新生成)。　　孔表中是否有异常的孔径，压接件的孔径是否正确;孔径公差是否标注正确。　　要塞孔的过孔是否单独列出，并标注“filled vias”。　　17光绘　　光绘文件输出尽量采用RS274X格式，且精度应设置为5:5。　　art_aper.txt 是否已最新(274X可以不需要)。　　输出光绘文件的log文件中是否有异常报告。　　负片层的边缘及孤岛确认。　　使用光绘检查工具检查光绘文件是否与PCB 相符(改板要使用比对工具进行比对)。　　18文件齐套　　PCB文件：产品型号_规格_单板代号_版本号.brd。　　背板的衬板设计文件：产品型号_规格_单板代号_版本号-CB[-T/B].brd。　　PCB加工文件：PCB编码.zip(含各层的光绘文件、光圈表、钻孔文件及ncdrill.log;拼板还需要有工艺提供的拼板文件*.dxf)，背板还要附加衬板文件：PCB编码-CB[-T/B].zip(含drill.art、*.drl、ncdrill.log)。　　工艺设计文件：产品型号_规格_单板代号_版本号-GY.doc。　　SMT坐标文件：产品型号_规格_单板代号_版本号-SMT.txt(输出坐标文件时，确认选择 Body center，只有在确认所有SMD器件库的原点是器件中心时，才可选Symbol origin)。　　PCB板结构文件：产品型号_规格_单板代号_版本号-MCAD.zip(包含结构工程师提供的.DXF与.EMN文件)。　　测试文件：产品型号_规格_单板代号_版本号-TEST.ZIP(包含testprep.log 和 untest.lst或者*.drl测试点的坐标文件)。　　归档图纸文件：产品型号规格-单板名称-版本号.pdf(包括：封面、首页、各层丝印、各层线路、钻孔图、背板含有衬板图)。　　19标准化　　确认封面、首页信息正确。　　确认图纸序号(对应PCB各层顺序分配)正确的。　　确认图纸框上PCB编码是正确的。
关键词：
发布时间：2025-04-11 16:45 阅读量：685 继续阅读>>

跳转至

/ 7

热门分类
半导体 电路保护 机电产品 嵌入式解决方案 连接器，互连器件 传感器，变送器 光电元件 开发套件 测试与测量 电源 风扇，热管理 盒子，外壳，机架 电缆，电线 无源元件 其它
  • 一周热料
  • 紧缺物料秒杀
型号 品牌 询价
RB751G-40T2R ROHM Semiconductor
BD71847AMWV-E2 ROHM Semiconductor
TL431ACLPR Texas Instruments
CDZVT2R20B ROHM Semiconductor
MC33074DR2G onsemi
型号 品牌 抢购
BP3621 ROHM Semiconductor
TPS63050YFFR Texas Instruments
ESR03EZPJ151 ROHM Semiconductor
STM32F429IGT6 STMicroelectronics
IPZ40N04S5L4R8ATMA1 Infineon Technologies
BU33JA2MNVX-CTL ROHM Semiconductor
热门标签
ROHM
Aavid
Averlogic
开发板
SUSUMU
NXP
PCB
传感器
半导体
原厂授权品牌
更多授权品牌>>
资讯排行榜
  • 周排行榜
  • 月排行榜

关于我们
AMEYA360商城(www.ameya360.com)上线于2011年，现有超过3500家优质供应商，收录600万种产品型号数据，100多万种元器件库存可供选购，产品覆盖MCU+存储器+电源芯 片+IGBT+MOS管+运放+射频蓝牙+传感器+电阻电容电感+连接器等多个领域,平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等，为广大客户提供一站式购销服务。

请输入下方图片中的验证码：

验证码