电子元器件基础知识大全电子元器件采购基本知识-Ameya360电子元器件采购网

开关电源<span style='color:red'>PCB设计</span>中不可忽视的6大关键步骤

行业新闻

开关电源PCB设计中不可忽视的6大关键步骤

　　在任何开关电源设计中，PCB板的物理设计都是最后一个环节，如果设计方法不当，PCB可能会辐射过多的电磁干扰，造成电源工作不稳定，以下针对各个步骤中所需注意的事项进行分析。　　1、原理图到PCB的设计流程　　2、相关参数设置　　相邻导线间距必须能满足电气安全要求，而且为了便于操作和生产，间距也应尽量宽些，最小间距至少要能适合承受的电压。在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距，一般情况下将走线间距设为8mil。　　焊盘内孔边缘到印制板边的距离要大于1mm，这样可以避免加工时导致焊盘缺损。当与焊盘连接的走线较细时，要将焊盘与走线之间的连接设计成水滴状，这样的好处是焊盘不容易起皮，而且走线与焊盘不易断开。　　3、布局环节　　实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。　　例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声;由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降。因此，在设计印制电路板的时候，应注意采用正确的方法。　　每一个开关电源都有四个电流回路：　　◆ 电源开关交流回路　　◆ 输出整流交流回路　　◆ 输入信号源电流回路　　◆ 输出负载电流回路　　通过一个近似直流的电流对输入电容充电，滤波电容主要起到一个宽带储能作用;类似地，输出滤波电容也用来储存来自输出整流器的高频能量，同时消除输出负载回路的直流能量。　　所以，输入和输出滤波电容的接线端十分重要，输入及输出电流回路应分别只从滤波电容的接线端连接到电源;如果在输入/输出回路和电源开关/整流回路之间的连接无法与电容的接线端直接相连，交流能量将由输入或输出滤波电容并辐射到环境中去。　　电源开关交流回路和整流器的交流回路包含高幅梯形电流，这些电流中谐波成分很高，其频率远大于开关基频，峰值幅度可高达持续输入/输出直流电流幅度的5倍，过渡时间通常约为50ns。　　这两个回路最容易产生电磁干扰，因此必须在电源中其它印制线布线之前先布好这些交流回路。每个回路的三种主要的元件滤波电容、电源开关或整流器、电感或变压器应彼此相邻地进行放置，调整元件位置使它们之间的电流路径尽可能短。　　建立开关电源布局的最好方法与其电气设计相似，最佳设计流程如下：　　1)放置变压器　　2)设计电源开关电流回路　　3)设计输出整流器电流回路　　4)连接到交流电源电路的控制电路　　设计输入电流源回路和输入滤波器、设计输出负载回路和输出滤波器根据电路的功能单元，对电路的全部元器件进行布局时，要符合以下原则：　　● 首先要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小则散热不好，且邻近线条易受干扰。电路板的最佳形状为矩形，长宽比为3：2或4：3，位于电路板边缘的元器件，离电路板边缘一般不小于2mm。　　● 放置器件时要考虑以后的焊接，不要太密集。　　● 以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连接，去耦电容尽量靠近器件的VCC。　　● 在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样不但美观，而且装焊容易，易于批量生产。　　● 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。　　● 布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起。　　● 尽可能地减小环路面积，以抑制开关电源的辐射干扰。　　4、布线环节　　开关电源中包含有高频信号，PCB上任何印制线都可以起到天线的作用。印制线的长度和宽度会影响其阻抗和感抗，从而影响频率响应。即使是通过直流信号的印制线也会从邻近的印制线耦合到射频信号并造成电路问题(甚至再次辐射出干扰信号)。　　因此应将所有通过交流电流的印制线设计得尽可能短而宽，这意味着必须将所有连接到印制线和连接到其他电源线的元器件放置得很近。　　印制线的长度与其表现出的电感量和阻抗成正比，而宽度则与印制线的电感量和阻抗成反比。长度反映出印制线响应的波长，长度越长，印制线能发送和接收电磁波的频率越低，它就能辐射出更多的射频能量。　　根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时使电源线、地线的走向和电流的方向一致，这样有助于增强抗噪声能力。　　接地是开关电源四个电流回路的底层支路，作为电路的公共参考点起着很重要的作用，它是控制干扰的重要方法。因此，在布局中应仔细考虑接地线的放置，将各种接地混合会造成电源工作不稳定。　　5、设计检查　　布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求。一般检查线与线、线与元件焊盘、线与贯通孔、元件焊盘与贯通孔、贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。　　电源线和地线的宽度是否合适，在PCB中是否还有能让地线加宽的地方。注意：有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错;另外每次修改过走线和过孔之后，都要重新覆铜一次。　　复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置，还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。　　6、设计输出　　输出光绘文件的注意事项：　　● 需要输出的层有布线层(底层)、丝印层(包括顶层丝印、底层丝印)、阻焊层(底层阻焊)、钻孔层(底层)，另外还要生成钻孔文件(NC Drill)　　● 设置丝印层的Layer时，不要选择Part Type，选择顶层(底层)和丝印层的Outline、Text、Line。　　● 在设置每层的Layer时，将Board Outline选上，设置丝印层的Layer时，不要选择Part Type，选择顶层(底层)和丝印层的Outline、Text。

关键词：

开关电源

发布时间：2025-11-17 15:59 阅读量：324 继续阅读>>

<span style='color:red'>PCB设计</span>信号完整性的常见问题总结

行业新闻

PCB设计信号完整性的常见问题总结

　　日益增多的高频信号设计与稳步增加的电子系统性能紧密相连。随着系统性能的提高，PCB设计师的挑战与日俱增：更微小的晶粒，更密集的电路板布局，更低功耗的芯片要求。技术的进步总是伴随着一系列问题。随着系统性能的提升和高速设计的采纳，一些问题必须在设计环境中进行处理。　　下面，我们来总结一下面临的挑战：　　信号质量　　IC制造商倾向于更低的核心电压和更高的工作频率，这就导致了急剧上升的边缘速率。无端接设计中的边缘速率将会引发反射和信号质量问题。　　串扰　　在高速信号设计中，密集路径往往会导致串扰——在PCB上，走线间的电磁耦合关联现象。　　串扰可以是同一层上走线的边缘耦合，也可以是相邻层上的宽边耦合。耦合是三维的。与并排走线路径相比，平行路径和宽边走线会造成更多串扰。宽边耦合(顶部)相比于边缘耦合(底部)　　辐射　　在传统设计中的快速边缘速率，即使使用与先前相同的频率和走线长度，也会在无端接传输线上产生振铃。这从根本上导致了更高的辐射，远远超过了无终端传输线路的FCC/CISPR B类限制。10纳秒(左)和1纳秒(右)的边缘速率辐射　　设计解决方案　　信号和电源完整性问题会间歇出现，很难进行判别。所以最好的方法，就是在设计过程中找到问题根源，将之清除，而不是在后期阶段试图解决，延误生产。通过叠层规划工具，能更容易地在您的设计中，实现信号完整性问题的解决方案。　　电路板叠层规划　　高速设计的头等大事一定是电路板叠层。基板是装配中最重要的组成部分，其规格必须精心策划，避免不连续的阻抗、信号耦合和过量的电磁辐射。在查看您下次设计的电路板叠层时，请牢记以下提示和建议：　　- 所有信号层需相邻并紧密耦合至不间断的参考平面，该平面可以创建一个明确的回路，消除宽边串扰。　　每个信号层的基板都邻接至参考平面　　- 有良好的平面电容来减少高频中的交流阻抗。紧密耦合的内电层平面来减小顶层的交流阻抗，极大程度减少电磁辐射。　　- 降低电介质高度会大大减少串扰现象，而不会对电路板的可用空间产生影响。　　- 基板应能适用一系列不同的技术。例如：50/100欧姆数位，40/80欧姆DDR4，90欧姆USB。　　布线和工作流程　　精心策划叠层后，下一步便需关注电路板布线。基于设计规则和工作区域的精心配置，您能够最高效成功地对电路板进行布线。以下这些提示，能帮助您的布线更加容易，避免不必要的串扰、辐射和信号质量问题：　　- 简化视图，以便清楚查看分割平面和电流回路。为此，首先确定哪个铜箔平面(地或电源)作为每个信号层的参考平面，然后打开信号层和内电层平面同时查看。这能帮助您更容易地看到分割平面的走线。多重信号层(左)、顶层和相邻平面视图(右)　　- 如果数字信号必须穿越电源参考平面，您可以靠近信号放置一或两个去耦电容(100nF)。这样，就在两个电源之间提供了一个电流回路。　　- 避免平行布线和宽边布线，这会比并排布线导致更多串扰。　　- 除非使用的是同步总线，否则，平行区间越短越好，以减少串扰。为信号组留出空间，使其地址和数据间隔是走线宽度的三倍。　　- 在电路板的顶层和底层使用组合微带层时要小心。这可能导致相邻板层间走线的串扰，危及信号完整性。　　- 按信号组的最长延迟为时钟(或选通)信号走线，这保证了在时钟读取前，数据已经建立。　　- 在平面之间对嵌入式信号进行走线，有助于辐射最小化，还能提供ESD保护。

关键词：

PCB

发布时间：2025-10-14 15:29 阅读量：446 继续阅读>>

<span style='color:red'>PCB设计</span>的布局、走线与电磁兼容详解

行业新闻

PCB设计的布局、走线与电磁兼容详解

　　PCB布局设计检视要素　　布局的DFM要求　　1、已确定优选工艺路线，所有器件已放置板面。　　2、坐标原点为板框左、下延伸线交点，或者左下边插座的左下焊盘。　　3、PCB实际尺寸、定位器件位置等与工艺结构要素图吻合，有限制器件高度要求的区域的器件布局满足结构要素图要求。　　4、拨码开关、复位器件，指示灯等位置合适，拉手条与其周围器件不产生位置干涉。　　5、板外框平滑弧度197mil，或者按结构尺寸图设计。　　6、普通板有200mil工艺边;背板左右两边留有工艺边大于400mil，上下两边留有工艺边大于680mil。器件摆放与开窗位置不冲突。　　7、各种需加的附加孔(ICT定位孔125mil、拉手条孔、椭圆孔及光纤支架孔)无遗漏，且设置正确。　　8、过波峰焊加工的器件pin间距、器件方向、器件间距、器件库等考虑到波峰焊加工的要求。　　9、器件布局间距符合装配要求：表面贴装器件大于20mil、IC大于80mil、BGA大于200mil。　　10、压接件在元件面距高于它的器件大于120mil，焊接面压接件贯通区域无任何器件。　　11、高器件之间无矮小器件，且高度大于10mm的器件之间5mm内未放置贴片器件和矮、小的插装器件。　　12、极性器件有极性丝印标识。同类型有极性插装元器件X、Y向各自方向相同。　　13、所有器件有明确标识，没有P*，REF等不明确标识。　　14、含贴片器件的面有3个定位光标，呈"L"状放置。定位光标中心离板边缘距离大于240mil。　　15、如需做拼板处理，布局考虑到便于拼版，便于PCB加工与装配。　　16、有缺口的板边(异形边)应使用铣槽和邮票孔的方式补齐。邮票孔为非金属化空，一般为直径40mil，边缘距16mil。　　17、用于调试的测试点在原理图中已增加，布局中位置摆放合适。　　布局的热设计要求　　18、发热元件及外壳裸露器件不紧邻导线和热敏元件，其他器件也应适当远离。　　19、散热器放置考虑到对流问题，散热器投影区域内无高器件干涉，并用丝印在安装面做了范围标示。　　20、布局考虑到散热通道的合理顺畅。　　21、电解电容适当离开高热器件。　　22、考虑到大功率器件和扣板下器件的散热问题。　　布局的信号完整性要求　　23、始端匹配靠近发端器件，终端匹配靠近接收端器件。　　24、退耦电容靠近相关器件放置　　25、晶体、晶振及时钟驱动芯片等靠近相关器件放置。　　26、高速与低速，数字与模拟按模块分开布局。　　27、根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求。　　28、若为改板设计，结合测试报告中反映的信号完整性问题进行仿真并给出解决方案。　　29、对同步时钟总线系统的布局满足时序要求。　　EMC要求　　30、电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置。有多个电感线圈时，方向垂直，不耦合。　　31 为避免单板焊接面器件与相邻单板间发生电磁干扰，单板焊接面不放置敏感器件和强辐射器件。　　32 接口器件靠近板边放置，已采取适当的EMC防护措施(如带屏蔽壳、电源地挖空等措施)，提高设计的EMC能力。　　33、保护电路放在接口电路附近，遵循先防护后滤波原则。　　34、发射功率很大或特别敏感的器件(例如晶振、晶体等)距屏蔽体、屏蔽罩外壳500mil以上。　　35、复位开关的复位线附近放置了一个0.1uF电容，复位器件、复位信号远离其他强*件、信号。　　层设置与电源地分割要求　　37、两信号层直接相邻时须定义垂直布线规则。　　38、主电源层尽可能与其对应地层相邻，电源层满足20H规则。　　39、每个布线层有一个完整的参考平面。　　40、多层板层叠、芯材(CORE)对称，防止铜皮密度分布不均匀、介质厚度不对称产生翘曲。　　41、板厚不超过4.5mm，对于板厚大于2.5mm(背板大于3mm)的应已经工艺人员确认PCB加工、装配、装备无问题，PC卡板厚为1.6mm。　　42、过孔的厚径比大于10：1时得到PCB厂家确认。　　43、光模块的电源、地与其它电源、地分开，以减少干扰。　　44、关键器件的电源、地处理满足要求。　　45、有阻抗控制要求时，层设置参数满足要求。　　电源模块要求　　46、电源部分的布局保证输入输出线的顺畅、不交叉。　　47、单板向扣板供电时，已在单板的电源出口及扣板的电源入口处，就近放置相应的滤波电路。　　其他方面的要求　　48、布局考虑到总体走线的顺畅，主要数据流向合理。　　49、根据布局结果调整排阻、FPGA、EPLD、总线驱动等器件的管脚分配以使布线最优化。　　50、布局考虑到适当增大密集走线处的空间，以避免不能布通的情况。　　51、如采取特殊材料、特殊器件(如0.5mmBGA等)、特殊工艺，已经充分考虑到到货期限、可加工性，且得到PCB厂家、工艺人员的确认。　　52、扣板连接器的管脚对应关系已得到确认，以防止扣板连接器方向、方位搞反。　　53、如有ICT测试要求，布局时考虑到ICT测试点添加的可行性，以免布线阶段添加测试点困难。　　54、含有高速光模块时，布局优先考虑光口收发电路。　　55、布局完成后已提供1：1装配图供项目人对照器件实体核对器件封装选择是否正确。　　56、开窗处已考虑内层平面成内缩，并已设置合适的禁止布线区。　　PCB LAYOUT三种特殊走线技巧　　今天小编从直角走线，差分走线，蛇形线三个方面阐述PCB LAYOUT的走线技巧：　　一、直角走线 (三个方面)　　直角走线的对信号的影响就是主要体现在三个方面：　　一是拐角可以等效为传输线上的容性负载，减缓上升时间;　　二是阻抗不连续会造成信号的反射;　　三是直角尖端产生的EMI，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。　　二、差分走线 (“等长、等距、参考平面”)　　何为差分信号(Differential Signal)?通俗地说就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。差分信号和普通的单端信号走线相比，最明显的优势体现在以下三方面：　　1、抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可被完全抵消。　　2、能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。　　3、时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS(low voltage differential signaling)就是指这种小振幅差分信号技术。　　三、蛇形线 (调节延时)　　蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。其中最关键的两个参数就是平行耦合长度(Lp)和耦合距离(S)，很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考对共模和差模串扰的分析。下面是给Layout工程师处理蛇形线时的几点建议：　　1、尽量增加平行线段的距离(S)，至少大于3H，H指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。　　2、减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。　　3、带状线(Strip-Line)或者埋式微带线(Embedded Micro-strip)的蛇形线引起的信号传输延时小于微带走线(Micro-strip)。理论上，带状线不会因为差模串扰影响传输速率。　　4、高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。　　5、可以经常采用任意角度的蛇形走线，能有效的减少相互间的耦合。　　6、高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。　　7、有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。　　PCB技术中电磁的兼容性　　电磁兼容性(EMC， Electromagnetic Compatibility)是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。印刷电路板(PCB)设计中的电磁兼容性涉及多方面因数，以下主要从三大部分加以阐述，具体选择要综合各方面因数。　　一、印刷电路板整体布局及器件布置　　1、一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的;在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉，过孔要尽量少;电路板的最佳形状为矩形。长宽比为3：2或4：3;4 层板比双面板噪声低20dB.6层板比4层板噪声低10dB。经济条件允许时尽量用多层板。　　2、电路板一般分模拟电路区(怕干扰)，数字电路区(怕干扰、又产生干扰)，功率驱动区(干扰源)，故步板时要合理地分成三区。　　3、器件一般选择功耗低，稳定性好的器件，而且尽量少用高速器件。　　4、线条有讲究：有条件做宽的线决不做细;高压及高频线应园滑，不得有尖锐的倒角，拐弯也不得采用直角。地线应尽量宽，最好使用大面积敷铜，这对接地点问题有相当大的改善。　　5、外时钟是高频的噪声源，除能引起对本应用系统的干扰之外，还可能产生对外界的干扰，使电磁兼容检测不能达标。在对系统可靠性要求很高的应用系统中，选用频率低的单片机是降低系统噪声的原则之一。　　6、布线要有合理的走向：如输入/输出，交流/直流，强/弱信号，高频/低频，高压/低压等，它们的走向应该是呈线形的(或分离)，不得相互交融。其目的是防止相互干扰。最好的走向是按直线，但一般不易实现，最不利的走向是环形。对于是直流，小信号，低电压PCB设计的要求可以低些。所以“合理”是相对的。上下层之间走线的方向基本垂直。整个板子的不想要均匀，能不挤的不要挤在一齐。　　7、在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。时钟发生器、晶振和CPU的时钟输入端都易产生噪声，要相互靠近些，特别是晶振下方不要走信号线。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路，如有可能，应另做电路板，这一点十分重要。　　二、地线技术　　1、模拟电路和数字电路在元件布局图的设计和布线方法上有许多相同和不同之处。模拟电路中，由于放大器的存在，由布线产生的极小噪声电压，都会引起输出信号的严重失真。在数字电路中，TTL噪声容限为0.4V～0.6V，CMOS噪声容限为Vcc的0.3～0.45倍，故数字电路具有较强的抗干扰的能力。良好的电源和地总线方式的合理选择是仪器可靠工作的重要保证，相当多的干扰源是通过电源和地总线产生的，其中地线引起的噪声干扰最大。　　2、数字地与模拟地分开(或一点接地)，地线加宽，要根据电流决定线宽，一般来说越粗越好(100mil线经约通过1到2A的电流)。地线>电源线>信号线是线宽的合理选择。　　3、电源线和地线尽可能靠近，整块印刷板上的电源与地要呈“井”字形分布，以便使分布线电流达到均衡。　　4、为减少线间串扰，必要时可增加印刷线条间距离，在其安插一些零伏线作为线间隔离。特别是输入输出信号间。　　三、去耦、滤波、隔离三大技术　　1、去耦、滤波、隔离是硬件抗干扰常用的三大措施。　　2、电源输入端跨接10~100uf的电解电容器。如有可能，接100uF以上的更好;原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pF的但电容;对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容;　　3、滤波指各类信号按频率特性分类并控制它们的方向。常用的有各种低通滤波器、高通滤波器、带通滤波器。低通滤波器用在接入的交流电源线上，旨在让50周的交流电顺利通过，将其它高频噪声导入大地。低通滤波器的配置指标是插入损耗，选择的低通滤波器插入损耗过低起不到抑制噪声的作用，而过高的插入损耗会导致“漏电”，影响系统的人身安全性。高通、带通滤波器则应根据系统中对信号的处理要求选择使用。　　4、典型的信号隔离是光电隔离。使用光电隔离器件将单片机的输入输出隔离开，一方面使干扰信号不得进入单片机系统，另一方面单片机系统本身的噪声也不会以传导的方式传播出去。屏蔽则是用来隔离空间辐射的，对噪声特别大的部件，如开关电源，用金属盒罩起来，可减少噪声源对单片机系统的干扰。对特别怕干扰的模拟电路，如高灵敏度的弱信号放大电路可屏蔽起来。而重要的是金属屏蔽本身必须接真正的地。

关键词：

PCB设计

发布时间：2025-09-05 15:35 阅读量：764 继续阅读>>

行业新闻

原理图和PCB设计常见错误速查清单

　　在电子设计领域，原理图和PCB设计是产品开发的基石，但设计过程中难免遇到各种问题，若不及时排查可能影响电路板的性能及可靠性，本文将列出原理图和PCB设计中的常见错误，整理成一份实用的速查清单，以供参考。　　01原理图设计常见错误　　① ERC报告管脚没有接入信号　　创建封装时给管脚错误地定义了I/O属性。　　创建或放置元件时修改了不一致的grid属性，导致管脚与线未连接。　　创建元件时pin方向反向，连线错误。　　② 元件跑到图纸界外　　元件未在元件库图表纸中心创建。　　③ 工程文件网络表只能部分调入PCB　　生成netlist时未选择为global。　　④使用多部分组成的自定义元件时　　误使用annotate功能。　　02PCB设计常见错误　　① 网络载入时报告NODE没有找到　　原理图中的元件使用了PCB库中没有的封装。　　原理图中的元件使用了PCB库中名称不一致的封装。　　原理图中的元件使用了PCB库中pin number不一致的封装。　　② 打印时无法打印到一页纸上　　创建PCB库时未设置在原点。　　PCB板界外有隐藏的字符。　　③ DRC报告网络被分成几个部分　　网络未连通，需使用CONNECTEDCOPPER查找。

关键词：

PCB设计

发布时间：2025-05-13 10:46 阅读量：725 继续阅读>>

行业新闻

一文了解PCB设计要点

　　一文了解PCB设计要点！一、资料输入阶段　　在流程上接收到的资料是否齐全(包括：原理图、*.brd文件、料单、PCB设计说明以及PCB设计或更改要求、标准化要求说明、工艺设计说明等文件)。　　确认PCB模板是最新的。　　时钟器件布局是否合理。　　确认模板的定位器件位置无误。　　PCB设计说明以及PCB设计或更改要求、标准化是否明确。　　确认外形图上的禁止布放器件和布线区已在PCB模板上体现。　　比较外形图，确认PCB所标注尺寸及公差无误，金属化孔和非金属化孔定义准确。　　确认PCB模板准确无误后最好锁定该结构文件，以免误操作被移动位置。　　二、布局后检查阶段　　01器件检查　　确认所有器件封装是否与公司统一库一致，是否已更新封装库(用viewlog检查运行结果)如果不一致，一定要更新Symbols。　　母板与子板，单板与背板，确认信号对应，位置对应，连接器方向及丝印标识正确，且子板有防误插措施，子板与母板上的器件不应产生干涉。　　元器件是否100%放置。　　打开器件TOP和BOTTOM层的place-bound，查看重叠引起的DRC是否允许。　　Mark点是否足够且必要。　　较重的元器件，应该布放在靠近PCB支撑点或支撑边的地方，以减少PCB的翘曲。　　与结构相关的器件布好局后最好锁住，防止误操作移动位置。　　压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点。　　确认器件布局是否满足工艺性要求(重点关注BGA、PLCC、贴片插座)。　　金属壳体的元器件，特别注意不要与其它元器件相碰，要留有足够的空间位置。　　接口相关的器件尽量靠近接口放置，背板总线驱动器尽量靠近背板连接器放置。　　波峰焊面的CHIP器件是否已经转换成波峰焊封装。　　手工焊点是否超过50个。　　在PCB上轴向插装较高的元件，应该考虑卧式安装。留出卧放空间。并且考虑固定方式，如晶振的固定焊盘。　　需要使用散热片的器件，确认与其它器件有足够间距，并且注意散热片范围内主要器件的高度。　　02功能检查　　数模混合板的数字电路和模拟电路器件布局时是否已经分开，信号流是否合理。　　A/D转换器跨模数分区放置。　　时钟器件布局是否合理。　　高速信号器件布局是否合理。　　端接器件是否已合理放置(源端匹配串阻应放在信号的驱动端;中间匹配的串阻放在中间位置;终端匹配串阻应放在信号的接收端)　　信号线以不同电平的平面作为参考平面，当跨越平面分割区域时，参考平面间的连接电容是否靠近信号的走线区域。　　保护电路的布局是否合理，是否利于分割。单板电源的保险丝是否放置在连接器附近，且前面没有任何电路元件。　　确认强信号与弱信号(功率相差30dB)电路分开布设。　　IC器件的去耦电容数量及位置是否合理。　　是否按照设计指南或参考成功经验放置可能影响EMC实验的器件。如：面板的复位电路要稍靠近复位按钮。　　03发热　　对热敏感的元件(含液态介质电容、晶振)尽量远离大功率的元器件、散热器等热源。　　布局是否满足热设计要求，散热通道(根据工艺设计文件来执行)。　　04电源　　是否IC电源距离IC过远。　　LDO及周围电路布局是否合理。　　模块电源等周围电路布局是否合理。　　电源的整体布局是否合理。　　05规则设置　　是否所有仿真约束都已经正确加到Constraint Manager中。　　是否正确设置物理和电气规则(注意电源网络和地网络的约束设置)。　　Test Via、Test Pin的间距设置是否足够。　　叠层的厚度和方案是否满足设计和加工要求。　　所有有特性阻抗要求的差分线阻抗是否已经经过计算，并用规则控制。　　三、布线后检查阶段　　01数模　　数字电路和模拟电路的走线是否已分开，信号流是否合理。　　A/D、D/A以及类似的电路如果分割了地，那么电路之间的信号线是否从两地之间的桥接点上走(差分线例外)。　　必须跨越分割电源之间间隙的信号线应参考完整的地平面。　　如果采用地层设计分区不分割方式，要确保数字信号和模拟信号分区布线。　　02时钟和高速部分　　高速信号线的阻抗各层是否保持一致。　　高速差分信号线和类似信号线，是否等长、对称、就近平行地走线。　　确认时钟线尽量走在内层。　　确认时钟线、高速线、复位线及其它强辐射或敏感线路是否已尽量按3W原则布线。　　时钟、中断、复位信号、百兆/千兆以太网、高速信号上是否没有分叉的测试点。　　LVDS等低电平信号与TTL/CMOS信号之间是否尽量满足了10H(H为信号线距参考平面的高度)。　　时钟线以及高速信号线是否避免穿越密集通孔过孔区域或器件引脚间走线。　　时钟线是否已满足(SI约束)要求(时钟信号走线是否做到少打过孔、走线短、参考平面连续，主要参考平面尽量是GND;若换层时变换了GND主参考平面层，在离过孔200mil范围之内是GND过孔;若换层时变换不同电平的主参考平面，在离过孔200mil范围之内是否有去耦电容)。　　差分对、高速信号线、各类BUS是否已满足(SI约束)要求。　　03EMC与可靠性　　对于晶振，是否在其下布一层地;是否避免了信号线从器件管脚间穿越;对高速敏感器件，是否避免了信号线从器件管脚间穿越。　　单板信号走线上不能有锐角和直角(一般成 135 度角连续转弯，射频信号线最好采用圆弧形或经过计算以后的切角铜箔)。　　对于双面板，检查高速信号线是否与其回流地线紧挨在一起布线;对于多层板，检查高速信号线是否尽量紧靠地平面走线。　　对于相邻的两层信号走线，尽量垂直走线。　　避免信号线从电源模块、共模电感、变压器、滤波器下穿越。　　尽量避免高速信号在同一层上的长距离平行走线。　　板边缘还有数字地、模拟地、保护地的分割边缘是否有加屏蔽过孔;多个地平面是否用过孔相连;过孔距离是否小于最高频率信号波长的1/20。　　浪涌抑制器件对应的信号走线是否在表层短且粗。　　确认电源、地层无孤岛、无过大开槽、无由于通孔隔离盘过大或密集过孔所造成的较长的地平面裂缝、无细长条和通道狭窄现象。　　是否在信号线跨层比较多的地方，放置了地过孔(至少需要两个地平面)。　　04电源和地　　如果电源/地平面有分割，尽量避免分割开的参考平面上有高速信号的跨越。　　确认电源、地能承载足够的电流。过孔数量是否满足承载要求(估算方法：外层铜厚1oz时1A/mm线宽，内层0.5A/mm线宽，短线电流加倍)。　　对于有特殊要求的电源，是否满足了压降的要求。　　为降低平面的边缘辐射效应，在电源层与地层间要尽量满足20H原则(条件允许的话，电源层的缩进得越多越好)。　　如果存在地分割，分割的地是否不构成环路。　　相邻层不同的电源平面是否避免了交叠放置。　　保护地、-48V地及GND的隔离是否大于2mm。　　-48V地是否只是-48V的信号回流，没有汇接到其他地;如果做不到请在备注栏说明原因。　　靠近带连接器面板处是否布10~20mm的保护地，并用双排交错孔将各层相连。　　电源线与其他信号线间距是否距离满足安规要求。　　05禁布区　　金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔。　　安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔。　　设计要求中预留位置是否有走线。　　非金属化孔内层离线路及铜箔间距应大于0.5mm(20mil)，外层0.3mm(12mil)，单板起拔扳手轴孔内层离线路及铜箔间距应大于2mm(80mil)。　　铜皮和线到板边推荐为大于2mm 最小为0.5mm。　　内层地层铜皮到板边 1 ~ 2 mm，最小为0.5mm。　　06焊盘出线　　对于两个焊盘安装的CHIP元件(0805及其以下封装)，如电阻、电容，与其焊盘连接的印制线最好从焊盘中心位置对称引出，且与焊盘连接的印制线必须具有一样的宽度，对于线宽小于0.3mm(12mil)的引出线可以不考虑此条规定。　　与较宽印制线连接的焊盘，中间最好通过一段窄的印制线过渡(0805及其以下封装)。　　线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出。　　07丝印　　器件位号是否遗漏，位置是否能正确标识器件。　　器件位号是否符合公司标准要求。　　确认器件的管脚排列顺序、第1脚标志、器件的极性标志、连接器的方向标识的正确性。　　母板与子板的插板方向标识是否对应。　　背板是否正确标识了槽位名、槽位号、端口名称、护套方向。　　确认设计要求的丝印添加是否正确。　　确认已经放置有防静电和射频板标识(射频板使用)。　　08编码/条码　　确认PCB编码正确且符合公司规范。　　确认单板的PCB编码位置和层面正确(应该在A面左上方,丝印层)。　　确认背板的PCB编码位置和层面正确(应该在B右上方,外层铜箔面)。　　确认有条码激光打印白色丝印标示区。　　确认条码框下面没有连线和大于0.5mm导通孔。　　确认条码白色丝印区外20mm范围内不能有高度超过25mm的元器件。　　09过孔　　确认PCB编码正确且符合公司规范。　　确认单板的PCB编码位置和层面正确(应该在A面左上方,丝印层)。　　确认背板的PCB编码位置和层面正确(应该在B右上方,外层铜箔面)。　　确认有条码激光打印白色丝印标示区。　　确认条码框下面没有连线和大于0.5mm导通孔。　　确认条码白色丝印区外20mm范围内不能有高度超过25mm的元器件。　　10工艺　　器件布放率是否100%，布通率是否100%(没有达到100%的需要在备注中说明)。　　Dangling线是否已经调整到最少，对于保留的Dangling线已做到一一确认。　　工艺科反馈的工艺问题是否已仔细查对。　　11大面积铜箔　　对于Top、bottom上的大面积铜箔，如无特殊的需要，应用网格铜(单板用斜网，背板用正交网，线宽0.3mm (12 mil)、间距0.5mm (20mil))。　　大面积铜箔区的元件焊盘，应设计成花焊盘，以免虚焊;有电流要求时，则先考虑加宽花焊盘的筋，再考虑全连接。　　大面积布铜时，应该尽量避免出现没有网络连接的死铜(孤岛)。　　大面积铜箔还需注意是否有非法连线，未报告的DRC。　　12测试点　　各种电源、地的测试点是否足够(每2A电流至少有一个测试点)。　　确认没有加测试点的网络都是经确认可以进行精简的。　　确认没有在生产时不安装的插件上设置测试点。　　Test Via、Test Pin是否已Fix(适用于测试针床不变的改板)。　　13DRC　　Test via 和Test pin 的Spacing Rule应先设置成推荐的距离，检查DRC，若仍有DRC存在，再用最小距离设置检查DRC。　　打开约束设置为打开状态，更新DRC，查看DRC中是否有不允许的错误。　　确认DRC已经调整到最少，对于不能消除DRC要一一确认。　　14光学定位点　　确认有贴装元件的PCB面已有光学定位符号。　　确认光学定位符号未压线(丝印和铜箔走线)。　　光学定位点背景需相同，确认整板使用光学点其中心离边≥5mm。　　确认整板的光学定位基准符号已赋予坐标值(建议将光学定位基准符号以器件的形式放置)，且是以毫米为单位的整数值。　　管脚中心距<0.5mm的IC，以及中心距小于0.8 mm(31 mil)的BGA器件，应在元件对角线附近位置设置光学定位点　　15阻焊检查　　确认是否有特殊需求类型的焊盘都正确开窗(尤其注意硬件的设计要求)。　　BGA下的过孔是否处理成盖油塞孔。　　除测试过孔外的过孔是否已做开小窗或盖油塞孔。　　光学定位点的开窗是否避免了露铜和露线。　　电源芯片、晶振等需铜皮散热或接地屏蔽的器件，是否有铜皮并正确开窗。由焊锡固定的器件应有绿油阻断焊锡的大面积扩散。　　16钻孔图　　Notes的PCB板厚、层数、丝印的颜色、翘曲度，以及其他技术说明是否正确。叠板图的层名、叠板顺序、介质厚度、铜箔厚度是否正确;是否要求作阻抗控制，描述是否准确;叠板图的层名与其光绘文件名是否一致。　　将设置表中的Repeat code 关掉，钻孔精度应设置为2-5。　　孔表和钻孔文件是否最新(改动孔时，必须重新生成)。　　孔表中是否有异常的孔径，压接件的孔径是否正确;孔径公差是否标注正确。　　要塞孔的过孔是否单独列出，并标注“filled vias”。　　17光绘　　光绘文件输出尽量采用RS274X格式，且精度应设置为5:5。　　art_aper.txt 是否已最新(274X可以不需要)。　　输出光绘文件的log文件中是否有异常报告。　　负片层的边缘及孤岛确认。　　使用光绘检查工具检查光绘文件是否与PCB 相符(改板要使用比对工具进行比对)。　　18文件齐套　　PCB文件：产品型号_规格_单板代号_版本号.brd。　　背板的衬板设计文件：产品型号_规格_单板代号_版本号-CB[-T/B].brd。　　PCB加工文件：PCB编码.zip(含各层的光绘文件、光圈表、钻孔文件及ncdrill.log;拼板还需要有工艺提供的拼板文件*.dxf)，背板还要附加衬板文件：PCB编码-CB[-T/B].zip(含drill.art、*.drl、ncdrill.log)。　　工艺设计文件：产品型号_规格_单板代号_版本号-GY.doc。　　SMT坐标文件：产品型号_规格_单板代号_版本号-SMT.txt(输出坐标文件时，确认选择 Body center，只有在确认所有SMD器件库的原点是器件中心时，才可选Symbol origin)。　　PCB板结构文件：产品型号_规格_单板代号_版本号-MCAD.zip(包含结构工程师提供的.DXF与.EMN文件)。　　测试文件：产品型号_规格_单板代号_版本号-TEST.ZIP(包含testprep.log 和 untest.lst或者*.drl测试点的坐标文件)。　　归档图纸文件：产品型号规格-单板名称-版本号.pdf(包括：封面、首页、各层丝印、各层线路、钻孔图、背板含有衬板图)。　　19标准化　　确认封面、首页信息正确。　　确认图纸序号(对应PCB各层顺序分配)正确的。　　确认图纸框上PCB编码是正确的。

关键词：

PCB

发布时间：2025-04-11 16:45 阅读量：814 继续阅读>>

<span style='color:red'>PCB设计</span>铺铜的必要性

行业新闻

PCB设计铺铜的必要性

　　PCB在所有设计内容都设计完成之后，通常还会进行最后一步的关键步骤——铺铜。　　铺铜就是将PCB上闲置的空间用铜面覆盖，各类PCB设计软件均提供了智能铺铜功能，通常铺铜完的区域会变成红色，代表这部分区域有覆盖铜。　　那么，为什么最后要铺铜呢?不铺不行吗?　　对于PCB来说，铺铜的作用蛮多的，比如减小地线阻抗，提高抗干扰能力;与地线相连，减小环路面积;还有帮助散热等等。　　1、铺铜能降低地线阻抗，以及提供屏蔽防护和噪声抑制　　数字电路中存在大量尖峰脉冲电流，因此降低地线阻抗显得更有必要，铺铜是一种常见的降低地线阻抗的方法。　　铺铜可以通过增加地线的导电截面积，从而降低地线的电阻;或者缩短地线的长度，减小地线的电感，从而降低地线的阻抗;还可以控制地线的电容，使地线的电容值适当增加，从而提高地线的导电性能，降低地线的阻抗。　　大面积的地或电源铺铜还可以起到屏蔽作用，有助于减少电磁干扰，提高电路的抗干扰能力，满足EMC的要求。　　另外，对于高频电路来说，铺铜给高频数字信号提供完整的回流路径，减少直流网络的布线，从而提高信号传输的稳定性和可靠性。　　2、铺铜能提高PCB的散热能力　　铺铜在PCB设计中除了用于降低地线阻抗外，还可以用于散热。　　众所周知，金属是易导电导热材质，所以PCB如果进行了铺铜，板子内的间隙等其他空白区域就有更多的金属成分，散热表面积增大，所以易于PCB板整体的散热。　　铺铜还可以帮助均匀分布热量，防止局部高温区域的产生。通过将热量均匀分布到整个PCB板上，可以减少局部热量集中，降低热源的温度梯度，提高散热效率。　　因此，在PCB设计中，可以通过以下方式利用铺铜进行散热：　　设计散热区域：根据PCB板上的热源分布情况，合理设计散热区域，并在这些区域铺设足够的铜箔，以增加散热表面积和导热路径。　　增加铜箔厚度：在散热区域增加铜箔的厚度，可以增加导热路径，提高散热效率。　　设计散热通孔：在散热区域设计散热通孔，通过通孔将热量传导到PCB板的另一侧，增加散热路径，提高散热效率。　　增加散热片：在散热区域增加散热片，将热量传导到散热片上，再通过自然对流或风扇散热器等方式散发热量，提高散热效率。　　3、铺铜可以减少形变，提高PCB制造质量　　铺铜可以帮助保证电镀的均匀性，减少层压过程中板材的变形，尤其是对于双面或多层PCB来说，提高PCB的制造质量。　　如果某些区域铜箔分布多，某些区域分布又过少，就会导致整个板子分布不均，铺铜可以有效减少这个差距。　　4、满足特殊器件的安装需求　　对于一些特殊器件，例如需要接地或特殊安装要求的器件，铺铜可以提供额外的连接点和固定支撑，增强器件的稳定性和可靠性。　　因此，基于以上多个优点，大部分情况下，电子设计师都会给PCB板上铺铜。　　但是，铺铜并不是PCB设计中必须要进行的部分。　　在某些情况下，铺铜可能不适合或不可行。以下是一些情况下不宜铺铜的情况：　　① 高频信号线路：　　对于高频信号线路，铺铜可能会引入额外的电容和电感，影响信号的传输性能。在高频电路中，通常需要控制地线的走线方式，减小地线的回流路径，而不是过度铺铜。　　比如，铺铜会导致天线部分信号受影响。在天线部分周围区域铺铜容易导致弱信号采集的信号收到比较大的干扰，天线信号对于放大电路参数设置非常严格，铺铜的阻抗会影响到放大电路的性能。所以天线部分的周围区域一般不会铺铜。　　② 高密度线路板：　　对于密度较高的线路板，过度铺铜可能会导致线路之间的短路或者接地问题，影响电路的正常工作。在设计高密度线路板时，需要谨慎设计铺铜结构，确保线路之间有足够的间距和绝缘，避免出现问题。　　③ 散热过快，焊接困难：　　如果对元器件的管脚进行铺铜全覆盖，可能会导致散热过快，从而使得拆焊和返修变得困难。我们知道铜的导热率很高，因此不管是手工焊接还是回流焊，在焊接时铜面都会迅速导热，而致使烙铁等温度流失，对焊接产生影响，因此设计上尽量采用"十字花焊盘"减少热量散发，方便焊接。　　④ 特殊环境要求：　　在一些特殊的环境中，如高温、高湿、腐蚀性环境等，铜箔可能会受到损坏或腐蚀，从而影响PCB板的性能和可靠性。在这种情况下，需要根据具体的环境要求选择合适的材料和处理方式，而不是过度铺铜。　　⑤ 特殊层次的板：　　对于柔性电路板、刚柔结合板等特殊层次的板，需要根据具体的要求和设计规范进行铺铜设计，避免过度铺铜导致的柔性层或刚柔结合层的问题。　　综上所述，在PCB设计中，需要根据具体的电路要求、环境要求和特殊应用场景，进行适当的铺铜与不铺铜的选择。

关键词：

铺铜

发布时间：2025-03-06 15:48 阅读量：753 继续阅读>>

安森美：基于热性能的NIS(V)3071 <span style='color:red'>PCB设计</span>考虑因素

行业新闻

安森美：基于热性能的NIS(V)3071 PCB设计考虑因素

　　单片电子保险丝(eFuse)NIS(V)3071能够提供高达10 A 连续电流，在设计它的PCB时热性能是重要的考量因素，在设计PCB热特性时，需要考虑eFuse的两种工作模式：软开关开通阶段和稳定工作状态。在软开关开通阶段，eFuse的短期功率耗散可达几十瓦，而稳定工作状态时则可能为几瓦。本文将通过比较四层和两层PCB，说明使用多层PCB为器件散热带来的性能优势。　　以下对两种PCB在相同条件下的热参数进行比较。FAULT引脚上ESD结构的线性温度曲线用于测量结温。该器件在输入电压Vin = 12 V且无负载的情况下驱动芯片，在此电压下，以1mA的电流对两个测试板上的ESD结构进行温度特性分析，并使用Temptronic X-Stream 4300对温度进行扫描。此温度特性分析的电路原理图如图3所示：温度特性测试配置。　　在30°C 至150°C 的温度范围内，ESD结构的两块测试板上的电压如图4 所示：热性能分析。　　在供电电压Vin = 12 V的情况下，设定所有四个并联通道的输出电流，使两块测试eFuse PCB上的功耗都正好为1 W。　　表1 显示了在相同电流(1 mA)下，两块被测PCB上FAULT 引脚基于ESD 结构的电压。根据这些电压，按照图4 所示公式可计算出每块电路板上的结温。测量是在环境温度为Ta = 23°C的自然空气对流条件下进行的。两层和四层PCB的结至环境热阻(Rthja)值由下式给出。　　Rthja = (Tj − Ta)/Pd [°C/W]　　表1：　　图5.热像仪显示了作为对比的两个PCB的温度分布。相比于相同面积的两层PCB，四层PCB具有低12°C/W的热阻。结温Tj也可以通过Rdson的变化来计算，但在大约6A的输出电流下，自热效应使得这种相关性的表征变得复杂，并且Rdson随温度以及输出电流的变化并非线性。　　附录中是上述两种PCB的完整说明和堆叠图。　　焊接指南　　焊接NIV3071 器件时，我们建议遵循IPC-7527标准和焊接指南。在某些需要刚性多层PCB的应用中，建议使用高可靠性焊膏。高可靠性焊膏将有助于确保焊点在板级可靠性温度循环测试期间的机械完整性。　　▶附录

关键词：

安森美

发布时间：2024-07-18 10:38 阅读量：1001 继续阅读>>

<span style='color:red'>PCB设计</span>中最常见到的五个错误

行业新闻

PCB设计中最常见到的五个错误

PCB 设计过程是由一系列工业设计步骤组成，是保证大批量电路板产品质量、减少故障排查的关键环节。PCB 是工业电子产品设计的基础。无论是小批量制作，还是大规模生产的消费电子，几乎所有的设计技术中都包含有 PCB 设计。由于设计过程错综复杂，很多常见的错误会反复出现。下面罗列出在 PCB 设计中最常见到的五个设计问题以及相应的对策。 01 管脚错误串联线性稳压电源比起开关电源更加便宜，但电能转效率低。通常情况下，鉴于容易使用和物美价廉，很多工程师选择使用线性稳压电源。但需要注意，虽然使用起来很方便，但它会消耗大量的电能，造成大量热量扩散。与此形成对比的是开关电源设计复杂，但效率更高。然而需要大家注意的是，一些稳压电源的输出管脚可能相互不兼容，所以在布线之前需要确认芯片手册中相关的管脚定义。 02 布线错误设计与布线之间的比较差异是造成 PCB 设计最后阶段的主要错误。所以需要对一些事情进行重复检查，比如器件尺寸，过孔质量，焊盘尺寸以及复查级别等。总之需要对照设计原理图进行重复确认检查。 03 腐蚀陷阱当 PCB 引线之间的夹角过小（呈现锐角）的时候就可能形成腐蚀陷阱（Acid Trap）。这些锐角连线在电路板腐蚀阶段可能残存腐蚀液从而将该处的敷铜更多的去除，从而形成卡点或者陷阱。后期可能造成引线断裂，形成线路开路。现代制作工艺由于使用了光感腐蚀溶液之后，这种腐蚀陷阱现象大大减少了。 04 立碑器件在利用回流工艺焊接一些小型表贴器件的时候，器件会在焊锡的浸润下形成单端翘起现象，俗称“立碑”。这种现象通常会由不对称的布线模式造成，使得器件焊盘上热量扩散不均匀。使用正确的 DFM 检查可以有效缓解立碑现象的产生。 05 引线宽度当 PCB 引线的电流超过 500mA 的时候，PCB 最先线径就会显得容量不足。通常的厚度和宽度，PCB表面的导线比起多层电路板内部导线通过更多的电流，这是因为表面引线可以通过空气流动进行热量扩散。线路宽度也与所在层的铜箔厚度有关系。大多数 PCB 生产厂家允许你选择 0.5 oz/sq.ft 到 2.5 oz/sq.ft 不同厚度的铜箔。

关键词：

PCB

发布时间：2022-10-26 09:35 阅读量：3124 继续阅读>>

开关电源<span style='color:red'>PCB设计</span>技巧

行业新闻

开关电源PCB设计技巧

在任何开关电源设计中，PCB板的物理设计都是最后一个环节，如果设计方法不当，PCB可能会辐射过多的电磁干扰，造成电源工作不稳定，以下针对各个步骤中所需注意的事项进行分析。 1. 从原理图到PCB的设计流程建立元件参数－>输入原理网表->设计参数设置->手工布局->手工布线->验证设计－>复查->CAM输出。 2. 参数设置相邻导线间距必须能满足电气安全要求，而且为了便于操作和生产，间距也应尽量宽些。最小间距至少要能适合承受的电压，在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距，一般情况下将走线间距设为8mil。焊盘内孔边缘到印制板边的距离要大于1mm，这样可以避免加工时导致焊盘缺损。当与焊盘连接的走线较细时，要将焊盘与走线之间的连接设计成水滴状，这样的好处是焊盘不容易起皮，而是走线与焊盘不易断开。 3. 元器件布局实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声；由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，因此，在设计印制电路板的时候，应注意采用正确的方法。每一个开关电源都有四个电流回路：电源开关交流回路输出整流交流回路输入信号源电流回路输出负载电流回路输入回路通过一个近似直流的电流对输入电容充电，滤波电容主要起到一个宽带储能作用；类似地，输出滤波电容也用来储存来自输出整流器的高频能量，同时消除输出负载回路的直流能量。所以，输入和输出滤波电容的接线端十分重要，输入及输出电流回路应分别只从滤波电容的接线端连接到电源；如果在输入/输出回路和电源开关/整流回路之间的连接无法与电容的接线端直接相连，交流能量将由输入或输出滤波电容并辐射到环境中去。电源开关交流回路和整流器的交流回路包含高幅梯形电流，这些电流中谐波成分很高，其频率远大于开关基频，峰值幅度可高达持续输入/输出直流电流幅度的5倍，过渡时间通常约为50ns。这两个回路最容易产生电磁干扰，因此必须在电源中其它印制线布线之前先布好这些交流回路，每个回路的三种主要的元件滤波电容、电源开关或整流器、电感或变压器应彼此相邻地进行放置，调整元件位置使它们之间的电流路径尽可能短。建立开关电源布局的最好方法与其电气设计相似，最佳设计流程如下： 1. 放置变压器 2. 设计电源开关电流回路 3. 设计输出整流器电流回路 4. 连接到交流电源电路的控制电路设计输入电流源回路和输入滤波器设计输出负载回路和输出滤波器根据电路的功能单元，对电路的全部元器件进行布局时，要符合以下原则：首先要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小则散热不好，且邻近线条易受干扰。电路板的最佳形状为矩形，长宽比为3：2或4：3，位于电路板边缘的元器件，离电路板边缘一般不小于2mm 放置器件时要考虑以后的焊接，不要太密集以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连接, 去耦电容尽量靠近器件的VCC 在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观，而且装焊容易，易于批量生产按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起尽可能地减小环路面积,以抑制开关电源的辐射干扰 4. 布线开关电源中包含有高频信号，PCB上任何印制线都可以起到天线的作用，印制线的长度和宽度会影响其阻抗和感抗，从而影响频率响应。即使是通过直流信号的印制线也会从邻近的印制线耦合到射频信号并造成电路问题(甚至再次辐射出干扰信号)。因此应将所有通过交流电流的印制线设计得尽可能短而宽，这意味着必须将所有连接到印制线和连接到其他电源线的元器件放置得很近。印制线的长度与其表现出的电感量和阻抗成正比，而宽度则与印制线的电感量和阻抗成反比。长度反映出印制线响应的波长，长度越长，印制线能发送和接收电磁波的频率越低，它就能辐射出更多的射频能量。根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和电流的方向一致，这样有助于增强抗噪声能力。接地是开关电源四个电流回路的底层支路，作为电路的公共参考点起着很重要的作用，它是控制干扰的重要方法。因此，在布局中应仔细考虑接地线的放置，将各种接地混合会造成电源工作不稳定。 5. 检查布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查线与线、线与元件焊盘、线与贯通孔、元件焊盘与贯通孔、贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。电源线和地线的宽度是否合适，在PCB中是否还有能让地线加宽的地方。注意：有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错；另外每次修改过走线和过孔之后，都要重新覆铜一次。复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置，还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。 6. 设计输出输出光绘文件的注意事项：需要输出的层有布线层（底层）、丝印层（包括顶层丝印、底层丝印）、阻焊层（底层阻焊）、钻孔层（底层），另外还要生成钻孔文件（NC Drill）设置丝印层的Layer时，不要选择Part Type，选择顶层（底层）和丝印层的Outline、Text、Line 在设置每层的Layer时，将Board Outline选上，设置丝印层的Layer时，不要选择Part Type，选择顶层（底层）和丝印层的Outline、Text、Line 生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改变。

关键词：

开关电源

发布时间：2022-09-19 10:35 阅读量：2966 继续阅读>>

行业新闻

pcb设计布局技巧元器件应遵循哪些原则

PCB设计对印制板的重要影响，在一定程度上决定了印制板的制造、安装和后期维护成本，在电子设计趋于高密度化，每款电子产品PCB布局布线显得尤为重要，好的PCB布线设计，往往可以达到较高的布通率、减少跳线分布、连线间的电磁干扰，有效降低噪声的产生。控制板PCB设计需要遵循的原则如下：一、在元器件的布局方面，应该把相互有关的元件尽量放得靠近一些，例如，时钟发生器、晶振、CPU的时钟输入端都易产生噪声，在放置的时候应把它们靠近些。对于那些易产生噪声的器件、小电流电路、大电流电路开关电路等，应尽量使其远离单片机的逻辑控制电路和存储电路（ROM、RAM），如果可能的话，可以将这些电路另外制成电路板，这样有利于抗干扰，提高电路工作的可靠性。二、尽量在关键元件，如ROM、RAM等芯片旁边安装去耦电容。实际上，印制电路板走线、引脚连线和接线等都可能含有较大的电感效应。大的电感可能会在Vcc走线上引起严重的开关噪声尖峰。防止Vcc走线上开关噪声尖峰的唯一方法，是在VCC与电源地之间安放一个0.1uF的电子去耦电容。如果电路板上使用的是表面贴装元件，可以用片状电容直接紧靠着元件，在Vcc引脚上固定。最好是使用瓷片电容，这是因为这种电容具有较低的静电损耗（ESL）和高频阻抗，另外这种电容温度和时间上的介质稳定性也很不错。尽量不要使用钽电容，因为在高频下它的阻抗较高。在安放去耦电容时需要注意以下几点： 1.在印制电路板的电源输入端跨接100uF左右的电解电容，如果体积允许的话，电容量大一些则更好。 2.原则上每个集成电路芯片的旁边都需要放置一个0.01uF的瓷片电容，如果电路板抄板的空隙太小而放置不下时，可以每10个芯片左右放置一个1～10的钽电容。 3.对于抗干扰能力弱、关断时电流变化大的元件和RAM、ROM等存储元件，应该在电源线（Vcc）和地线之间接入去耦电容。 4.电容的引线不要太长，特别是高频旁路电容不能带引线。三、在单片机控制系统中，地线的种类有很多，有系统地、屏蔽地、逻辑地、模拟地等，地线是否布局合理，将决定电路板的抗干扰能力。在设计地线和接地点的时候，应该考虑以下问题： 1.逻辑地和模拟地要分开布线，不能合用，将它们各自的地线分别与相应的电源地线相连。在设计时，模拟地线应尽量加粗，而且尽量加大引出端的接地面积。一般来讲，对于输入输出的模拟信号，与单片机电路之间最好通过光耦进行隔离。 2.在设计逻辑电路的印制电路版时，其地线应构成闭环形式，提高电路的抗干扰能力。 3.地线应尽量的粗。如果地线很细的话，则地线电阻将会较大，造成接地电位随电流的变化而变化，致使信号电平不稳，导致电路的抗干扰能力下降。在布线空间允许的情况下，要保证主要地线的宽度至少在2～3mm以上，元件引脚上的接地线应该在1.5mm左右。 4.要注意接地点的选择。当电路板上信号频率低于1MHz时，由于布线和元件之间的电磁感应影响很小，而接地电路形成的环流对干扰的影响较大，所以要采用一点接地，使其不形成回路。当电路板上信号频率高于10MHz时，由于布线的电感效应明显，地线阻抗变得很大，此时接地电路形成的环流就不再是主要的问题了。所以应采用多点接地，尽量降低地线阻抗。 5.电源线的布置除了要根据电流的大小尽量加粗走线宽度外，在布线时还应使电源线、地线的走线方向与数据线的走线方身一致在布线工作的最后，用地线将电路板的底层没有走线的地方铺满，这些方法都有助于增强电路的抗干扰能力。 6.数据线的宽度应尽可能地宽，以减小阻抗。数据线的宽度至少不小于0.3mm(12mil)，如果采用0.46～0.5mm(18mil～20mil)则更为理想。相信通过阅读Ameya360电子元器件采购网介绍的内容，大家对pcb设计布局有了初步的了解，同时也希望大家在学习过程中，做好总结，这样才能不断提升自己的专业水平。

关键词：

元器件

发布时间：2022-06-10 09:11 阅读量：2746 继续阅读>>

型号	品牌	询价
TL431ACLPR	Texas Instruments
BD71847AMWV-E2	ROHM Semiconductor
MC33074DR2G	onsemi
RB751G-40T2R	ROHM Semiconductor
CDZVT2R20B	ROHM Semiconductor

型号	品牌	抢购
BP3621	ROHM Semiconductor
ESR03EZPJ151	ROHM Semiconductor
STM32F429IGT6	STMicroelectronics
IPZ40N04S5L4R8ATMA1	Infineon Technologies
TPS63050YFFR	Texas Instruments
BU33JA2MNVX-CTL	ROHM Semiconductor

PART	数量*	目标价格
	数量最小起订量: 1	目标价格 $ 如不确定，可不填
备注

联系电话 *	姓名
公司
邮箱地址