PCB设计中降低电磁干扰的常用方法分享-Ameya360 electronic components purchasing network

PCB设计中降低电磁干扰的常用方法分享

Release time：2025-12-24

author：AMEYA360

source：网络

reading：190

　　在现代电子系统中，电磁干扰(EMI)是一个常见且严重的问题，可能对电路性能和稳定性产生负面影响。为了有效降低电磁干扰，PCB(Printed Circuit Board)设计中采取一系列措施非常重要。本文将分享在PCB设计中降低电磁干扰的常用方法。

PCB设计中降低电磁干扰的常用方法分享

　　1. 地线规划与分层设计

　　1.1 地线规划

　　合理的地线规划是降低电磁干扰的关键。通过细致规划地线路径，减小回路面积，降低地线回流路径的电感值，可以有效减少电磁辐射。

　　1.2 分层设计

　　采用多层PCB设计，将不同信号层、电源层和地层分隔，可以减少信号间的相互影响，提高抗干扰能力。

　　2. 差分信号传输

　　2.1 差分信号线

　　使用差分信号线传输数据可以有效减少共模噪声，提高抗干扰能力。确保差分信号线匹配，并避免差分线与其他信号线平行走线，有助于降低电磁辐射。

　　2.2 差分信号接口

　　差分信号接口的设计也是重要的一环，正确布局和连接差分接口，尽量减小差分信号线的长度和走线路径，有助于降低传输中的电磁辐射。

　　3. 确保良好的功率分配

　　3.1 良好的功率平面设计

　　在PCB设计中，设立合适的功率平面，确保电源供应稳定且电流传输通畅，可有效减小电磁波的辐射。

　　3.2 降低电流环路

　　最小化电流环路的面积和长度，特别是高频信号部分的电流环路，可以减小电磁辐射并降低共模噪声。

　　4. 布局优化与屏蔽设计

　　4.1 元件布局

　　良好的元件布局有助于减小信号回流路径和电磁干扰。分组布局相似功能的元件，最小化信号线长短差异，减少串扰。

　　4.2 屏蔽设计

　　对于敏感信号或高频部分，考虑采用金属屏蔽罩或屏蔽壳体，阻挡外部干扰，提高系统的电磁兼容性。

　　5. 接地处理及滤波器应用

　　5.1 有效接地

　　设计良好的接地系统，包括单点接地、星型接地等形式，减小接地回路面积，降低接地阻抗，有利于减小电磁干扰。

　　5.2 滤波器应用

　　在输入输出端口处使用滤波器，正确选择滤波器类型和截止频率，可以过滤高频噪声和谐波，降低电磁干扰，提高信号质量。

　　6. 使用合适的元件和材料

　　6.1 选择低噪声元件

　　选择低噪声、低电阻、低串扰的元件，例如低ESR电容和低串扰电感，有助于减小电磁干扰。

　　6.2 合适的材料

　　选择合适的PCB材料，如具有较好介电性能和抗干扰特性的材料，有助于降低传输线路上的损耗和电磁波辐射。

　　7. 高频设计与EMC测试

　　7.1 高频设计

　　在设计时考虑高频特性，尽量减小高频信号路径长度，减少回流路径，降低电磁辐射。

　　7.2 EMC测试

　　最终的PCB设计完成后，进行EMC测试是必不可少的步骤。通过EMC测试可以验证设计的抗干扰性能，发现并解决潜在的电磁干扰问题。

　　在PCB设计中降低电磁干扰是一个综合性的工作，需要结合地线规划、差分信号传输、功率分配、布局优化、接地处理、滤波器应用、元件材料选择和高频设计等多方面因素。通过合理综合利用这些方法，可以有效降低电磁干扰，提高系统的稳定性、抗干扰能力和整体性能表现。

（"Note: The information presented in this article is gathered from the internet and is provided as a reference for educational purposes. It does not signify the endorsement or standpoint of our website. If you find any content that violates copyright or intellectual property rights, please inform us for prompt removal."）

行业新闻

PCB设计的布局、走线与电磁兼容详解

　　PCB布局设计检视要素　　布局的DFM要求　　1、已确定优选工艺路线，所有器件已放置板面。　　2、坐标原点为板框左、下延伸线交点，或者左下边插座的左下焊盘。　　3、PCB实际尺寸、定位器件位置等与工艺结构要素图吻合，有限制器件高度要求的区域的器件布局满足结构要素图要求。　　4、拨码开关、复位器件，指示灯等位置合适，拉手条与其周围器件不产生位置干涉。　　5、板外框平滑弧度197mil，或者按结构尺寸图设计。　　6、普通板有200mil工艺边;背板左右两边留有工艺边大于400mil，上下两边留有工艺边大于680mil。器件摆放与开窗位置不冲突。　　7、各种需加的附加孔(ICT定位孔125mil、拉手条孔、椭圆孔及光纤支架孔)无遗漏，且设置正确。　　8、过波峰焊加工的器件pin间距、器件方向、器件间距、器件库等考虑到波峰焊加工的要求。　　9、器件布局间距符合装配要求：表面贴装器件大于20mil、IC大于80mil、BGA大于200mil。　　10、压接件在元件面距高于它的器件大于120mil，焊接面压接件贯通区域无任何器件。　　11、高器件之间无矮小器件，且高度大于10mm的器件之间5mm内未放置贴片器件和矮、小的插装器件。　　12、极性器件有极性丝印标识。同类型有极性插装元器件X、Y向各自方向相同。　　13、所有器件有明确标识，没有P*，REF等不明确标识。　　14、含贴片器件的面有3个定位光标，呈"L"状放置。定位光标中心离板边缘距离大于240mil。　　15、如需做拼板处理，布局考虑到便于拼版，便于PCB加工与装配。　　16、有缺口的板边(异形边)应使用铣槽和邮票孔的方式补齐。邮票孔为非金属化空，一般为直径40mil，边缘距16mil。　　17、用于调试的测试点在原理图中已增加，布局中位置摆放合适。　　布局的热设计要求　　18、发热元件及外壳裸露器件不紧邻导线和热敏元件，其他器件也应适当远离。　　19、散热器放置考虑到对流问题，散热器投影区域内无高器件干涉，并用丝印在安装面做了范围标示。　　20、布局考虑到散热通道的合理顺畅。　　21、电解电容适当离开高热器件。　　22、考虑到大功率器件和扣板下器件的散热问题。　　布局的信号完整性要求　　23、始端匹配靠近发端器件，终端匹配靠近接收端器件。　　24、退耦电容靠近相关器件放置　　25、晶体、晶振及时钟驱动芯片等靠近相关器件放置。　　26、高速与低速，数字与模拟按模块分开布局。　　27、根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求。　　28、若为改板设计，结合测试报告中反映的信号完整性问题进行仿真并给出解决方案。　　29、对同步时钟总线系统的布局满足时序要求。　　EMC要求　　30、电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置。有多个电感线圈时，方向垂直，不耦合。　　31 为避免单板焊接面器件与相邻单板间发生电磁干扰，单板焊接面不放置敏感器件和强辐射器件。　　32 接口器件靠近板边放置，已采取适当的EMC防护措施(如带屏蔽壳、电源地挖空等措施)，提高设计的EMC能力。　　33、保护电路放在接口电路附近，遵循先防护后滤波原则。　　34、发射功率很大或特别敏感的器件(例如晶振、晶体等)距屏蔽体、屏蔽罩外壳500mil以上。　　35、复位开关的复位线附近放置了一个0.1uF电容，复位器件、复位信号远离其他强*件、信号。　　层设置与电源地分割要求　　37、两信号层直接相邻时须定义垂直布线规则。　　38、主电源层尽可能与其对应地层相邻，电源层满足20H规则。　　39、每个布线层有一个完整的参考平面。　　40、多层板层叠、芯材(CORE)对称，防止铜皮密度分布不均匀、介质厚度不对称产生翘曲。　　41、板厚不超过4.5mm，对于板厚大于2.5mm(背板大于3mm)的应已经工艺人员确认PCB加工、装配、装备无问题，PC卡板厚为1.6mm。　　42、过孔的厚径比大于10：1时得到PCB厂家确认。　　43、光模块的电源、地与其它电源、地分开，以减少干扰。　　44、关键器件的电源、地处理满足要求。　　45、有阻抗控制要求时，层设置参数满足要求。　　电源模块要求　　46、电源部分的布局保证输入输出线的顺畅、不交叉。　　47、单板向扣板供电时，已在单板的电源出口及扣板的电源入口处，就近放置相应的滤波电路。　　其他方面的要求　　48、布局考虑到总体走线的顺畅，主要数据流向合理。　　49、根据布局结果调整排阻、FPGA、EPLD、总线驱动等器件的管脚分配以使布线最优化。　　50、布局考虑到适当增大密集走线处的空间，以避免不能布通的情况。　　51、如采取特殊材料、特殊器件(如0.5mmBGA等)、特殊工艺，已经充分考虑到到货期限、可加工性，且得到PCB厂家、工艺人员的确认。　　52、扣板连接器的管脚对应关系已得到确认，以防止扣板连接器方向、方位搞反。　　53、如有ICT测试要求，布局时考虑到ICT测试点添加的可行性，以免布线阶段添加测试点困难。　　54、含有高速光模块时，布局优先考虑光口收发电路。　　55、布局完成后已提供1：1装配图供项目人对照器件实体核对器件封装选择是否正确。　　56、开窗处已考虑内层平面成内缩，并已设置合适的禁止布线区。　　PCB LAYOUT三种特殊走线技巧　　今天小编从直角走线，差分走线，蛇形线三个方面阐述PCB LAYOUT的走线技巧：　　一、直角走线 (三个方面)　　直角走线的对信号的影响就是主要体现在三个方面：　　一是拐角可以等效为传输线上的容性负载，减缓上升时间;　　二是阻抗不连续会造成信号的反射;　　三是直角尖端产生的EMI，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。　　二、差分走线 (“等长、等距、参考平面”)　　何为差分信号(Differential Signal)?通俗地说就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。差分信号和普通的单端信号走线相比，最明显的优势体现在以下三方面：　　1、抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可被完全抵消。　　2、能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。　　3、时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS(low voltage differential signaling)就是指这种小振幅差分信号技术。　　三、蛇形线 (调节延时)　　蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。其中最关键的两个参数就是平行耦合长度(Lp)和耦合距离(S)，很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考对共模和差模串扰的分析。下面是给Layout工程师处理蛇形线时的几点建议：　　1、尽量增加平行线段的距离(S)，至少大于3H，H指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。　　2、减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。　　3、带状线(Strip-Line)或者埋式微带线(Embedded Micro-strip)的蛇形线引起的信号传输延时小于微带走线(Micro-strip)。理论上，带状线不会因为差模串扰影响传输速率。　　4、高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。　　5、可以经常采用任意角度的蛇形走线，能有效的减少相互间的耦合。　　6、高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。　　7、有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。　　PCB技术中电磁的兼容性　　电磁兼容性(EMC， Electromagnetic Compatibility)是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。印刷电路板(PCB)设计中的电磁兼容性涉及多方面因数，以下主要从三大部分加以阐述，具体选择要综合各方面因数。　　一、印刷电路板整体布局及器件布置　　1、一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的;在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉，过孔要尽量少;电路板的最佳形状为矩形。长宽比为3：2或4：3;4 层板比双面板噪声低20dB.6层板比4层板噪声低10dB。经济条件允许时尽量用多层板。　　2、电路板一般分模拟电路区(怕干扰)，数字电路区(怕干扰、又产生干扰)，功率驱动区(干扰源)，故步板时要合理地分成三区。　　3、器件一般选择功耗低，稳定性好的器件，而且尽量少用高速器件。　　4、线条有讲究：有条件做宽的线决不做细;高压及高频线应园滑，不得有尖锐的倒角，拐弯也不得采用直角。地线应尽量宽，最好使用大面积敷铜，这对接地点问题有相当大的改善。　　5、外时钟是高频的噪声源，除能引起对本应用系统的干扰之外，还可能产生对外界的干扰，使电磁兼容检测不能达标。在对系统可靠性要求很高的应用系统中，选用频率低的单片机是降低系统噪声的原则之一。　　6、布线要有合理的走向：如输入/输出，交流/直流，强/弱信号，高频/低频，高压/低压等，它们的走向应该是呈线形的(或分离)，不得相互交融。其目的是防止相互干扰。最好的走向是按直线，但一般不易实现，最不利的走向是环形。对于是直流，小信号，低电压PCB设计的要求可以低些。所以“合理”是相对的。上下层之间走线的方向基本垂直。整个板子的不想要均匀，能不挤的不要挤在一齐。　　7、在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。时钟发生器、晶振和CPU的时钟输入端都易产生噪声，要相互靠近些，特别是晶振下方不要走信号线。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路，如有可能，应另做电路板，这一点十分重要。　　二、地线技术　　1、模拟电路和数字电路在元件布局图的设计和布线方法上有许多相同和不同之处。模拟电路中，由于放大器的存在，由布线产生的极小噪声电压，都会引起输出信号的严重失真。在数字电路中，TTL噪声容限为0.4V～0.6V，CMOS噪声容限为Vcc的0.3～0.45倍，故数字电路具有较强的抗干扰的能力。良好的电源和地总线方式的合理选择是仪器可靠工作的重要保证，相当多的干扰源是通过电源和地总线产生的，其中地线引起的噪声干扰最大。　　2、数字地与模拟地分开(或一点接地)，地线加宽，要根据电流决定线宽，一般来说越粗越好(100mil线经约通过1到2A的电流)。地线>电源线>信号线是线宽的合理选择。　　3、电源线和地线尽可能靠近，整块印刷板上的电源与地要呈“井”字形分布，以便使分布线电流达到均衡。　　4、为减少线间串扰，必要时可增加印刷线条间距离，在其安插一些零伏线作为线间隔离。特别是输入输出信号间。　　三、去耦、滤波、隔离三大技术　　1、去耦、滤波、隔离是硬件抗干扰常用的三大措施。　　2、电源输入端跨接10~100uf的电解电容器。如有可能，接100uF以上的更好;原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pF的但电容;对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容;　　3、滤波指各类信号按频率特性分类并控制它们的方向。常用的有各种低通滤波器、高通滤波器、带通滤波器。低通滤波器用在接入的交流电源线上，旨在让50周的交流电顺利通过，将其它高频噪声导入大地。低通滤波器的配置指标是插入损耗，选择的低通滤波器插入损耗过低起不到抑制噪声的作用，而过高的插入损耗会导致“漏电”，影响系统的人身安全性。高通、带通滤波器则应根据系统中对信号的处理要求选择使用。　　4、典型的信号隔离是光电隔离。使用光电隔离器件将单片机的输入输出隔离开，一方面使干扰信号不得进入单片机系统，另一方面单片机系统本身的噪声也不会以传导的方式传播出去。屏蔽则是用来隔离空间辐射的，对噪声特别大的部件，如开关电源，用金属盒罩起来，可减少噪声源对单片机系统的干扰。对特别怕干扰的模拟电路，如高灵敏度的弱信号放大电路可屏蔽起来。而重要的是金属屏蔽本身必须接真正的地。

2025-09-05 15:35 reading：881

model	brand	Quote
TL431ACLPR	Texas Instruments
RB751G-40T2R	ROHM Semiconductor
CDZVT2R20B	ROHM Semiconductor
BD71847AMWV-E2	ROHM Semiconductor
MC33074DR2G	onsemi

model

brand

Quote

Texas Instruments

ROHM Semiconductor

ROHM Semiconductor

ROHM Semiconductor

onsemi

model	brand	To snap up
BU33JA2MNVX-CTL	ROHM Semiconductor
ESR03EZPJ151	ROHM Semiconductor
BP3621	ROHM Semiconductor
STM32F429IGT6	STMicroelectronics
TPS63050YFFR	Texas Instruments
IPZ40N04S5L4R8ATMA1	Infineon Technologies

model

brand

To snap up

ROHM Semiconductor

ROHM Semiconductor

ROHM Semiconductor

STMicroelectronics