上海集成电路产业2017年“双丰收” 销售规模近1200亿元

发布时间:2018-03-08 00:00
作者:
来源:网络整理
阅读量:2112

上海集成电路产业去年实现速度质量“双丰收”。日前上海市经济和信息化委公布,2017年上海市集成电路产业整体销售规模接近1200亿元,同比增长超过12%,产业链结构更加优化,设计、制造、装备材料“三足鼎立”的态势基本形成。

据初步统计,2017年上海市芯片设计业实现销售约440亿元,同比增长近20%;芯片制造业实现销售近300亿元,同比增长约8%;装备材料业实现销售超过150亿元,同比增长超过30%,带动了本市集成电路产业快速发展。

尤其是在集成电路设计业的发展,上海实现了速度和质量双轮驱动。据介绍,设计业是产业链龙头,也是面向应用的最终环节。上海一直高度关注本市集成电路设计业的发展,通过研发资助、研发人员奖励、核心团队奖励、税收优惠等一系列产业政策,扶持设计业在沪快速壮大。

从产业规模看,2010年上海集成电路设计业规模突破100亿、2013年突破200亿、2015年突破300亿、2017年突破400亿,近10年的年均复合增长率超过25%、增加近10倍。从企业数量和规模看,2017年本市设计企业共239家,相比2016年增加24家,其中年销售收入过亿元的共50家,超10亿元的共8家。

值得一提的是,上海集成电路的核心技术能级已接近世界领先水平,逻辑电路主流设计技术为40-28-16/14nm,先进设计技术已进入10nm、7nm设计技术正在研发;数模混合电路、模拟电路等设计技术在国内均处于领先行列。2017年,展讯通信推出14nm、8核、64位LTESoC智能手机芯片,支持五模全频段通信;并率先完成5G原型机开发,在5G标准化及商用化进程上与国际一流水平保持同步。

上海经信委相关负责人表示,目前上海市集成电路产业提出了“二次布局、二次创业,引领产业跨向2000亿大关”的发展目标,将通过“提升产业发展战略,塑造设计、制造、装备材料三大支柱。同时拓展产业发展模式,打造IDM模式的产业第三极;引导核心企业实现集团化发展,加强对外合作和对接;推动集成电路产品多样化差异化,支持产业向泛半导体领域扩展;完善产业区域布局,加快产业向临港、嘉定等区域外延”的发展手段,推进本市集成电路产业加速发展。

回顾上海半导体2017年十大事件 :

一、《关于本市进一步鼓励软件产业和集成电路产业发展的若干政策》发布

2017年完成《软件和集成电路专项资金管理办法》、《上海集成电路工程产品首轮流片专项奖励实施细则的》等相关配套实施细则的编制并发布,为集成电路产业的发展营造了良好的政策环境。在原有基础上,进一步聚焦支持上海集成电路领域重大项目建设、自主创新技术研发、企业培育和专业人才培养及引进等方面。

二、500亿集成电路产业基金启动

7月21日,总规模100亿元的上海集成电路装备材料基金签约仪式在上海临港举行,这是继100亿设计业并购基金和300亿制造业基金之后,上海完成组建的第三支集成电路产业基金,这标志着上海500亿元集成电路产业基金工作已全面启动,并正式进入运营阶段,也是上海加快实体经济建设的重要举措。

三、加快平台建设助力产业腾飞

2017年集成电路研发与转化功能性平台入选首批4个市级功能性平台,正在加紧建设。同时加快推动国家集成电路制造业创新中心、国家MEMS传感器制造业创新中心落地上海。

四、重大项目建设稳步推进

华力二期项目提前3个月实现主厂房结构封顶;和辉二期项目提前2个月完成年度投资任务,预计全年可超额完成30%以上;中芯南方项目完成地上建筑审批手续,启动主厂房施工。

五、中国电子与上海市战略合作投资1000亿元

12月12日,中国电子与上海市签署战略合作协议,双方将联合组织投资1000亿元,围绕集成电路、智能制造、科创园区、新型智慧城市等领域展开全面合作。

六、国产桌面计算机绽放光彩

9月,上海兆芯CPU的国产整机获得“十九大”会议采购近600台,国产整机在会议期间运行稳定,机器性能良好、易用性强,凸显了上海集成电路产业自主研发设计的实力。

七、9家电子信息制造企业上市

2017年电子信息企业挂牌上市的企业达到9家,其中盛美半导体设备(上海)有限公司11月3日在美国纳斯达克证交所正式挂牌上市,跻身美国资本市场。

八、中微进入台积电7nm刻蚀设备供应商

7月,台积电宣布中微半导体纳入其7nm工艺设备商采购名单。2017年中微半导体MOCVD设备进入大规模产业化,实现销售订单200台,设备发货106台,年收入10.6亿元,同比增长76.7%实现了爆发式增长。

九、中芯国际加速冲刺14纳米先进工艺

10月16日,中芯国际宣布梁孟松加入中芯国际,与赵海军共同出任联合首席执行官。梁孟松在半导体业界有着逾三十三年经历,从事内存储存器以及先进逻辑制程技术开发,此次加盟中芯国际,是中芯加速冲刺14nm新进工艺的又一重大事件。

十、国家重大科技项目300mm半导体硅片实现销售

新昇半导体继2016年拉出第一根12英寸(300mm)晶棒后,今年10月份开始已实现2.2万片(测试片)的月销售量,安装产能已达到每月4.5万片,初步打破大硅片完全依赖进口的局面。

(备注:文章来源于网络,信息仅供参考,不代表本网站观点,如有侵权请联系删除!)

在线留言询价

相关阅读
高温IC设计必懂基础知识:高结温带来的5大挑战
  随着技术的飞速发展,商业、工业及汽车等领域对耐高温集成电路(IC)的需求持续攀升‌。高温环境会严重制约集成电路的性能、可靠性和安全性,亟需通过创新技术手段攻克相关技术难题‌。  这份白皮书致力于探讨高温对集成电路的影响,并提供适用于高功率的设计技术以应对这些挑战。第一篇文章介绍了工作温度,包括环境温度和结温等。本文将继续介绍高结温带来的挑战。  高结温带来的挑战  半导体器件在较高温度下工作会降低电路性能,缩短使用寿命。对于硅基半导体而言,晶体管参数会随着温度的升高而下降,由于本征载流子密度的影响,最高极限会低于 300℃。依靠选择性掺杂的器件可能会失效或性能不佳。  影响 IC 在高温下工作的主要技术挑战包括:  泄漏电流增加  MOS 晶体管阈值电压降低  载流子迁移率降低  提高闩锁效应(Latch-Up)敏感性  加速损耗机制  对封装和接合可靠性的挑战  要设计出能够在高温下工作的 IC,了解高温下面临的挑战至关重要。下文将探讨 IC 设计面临的挑战。  1.泄漏电流增加  CMOS 电路中泄漏电流的增加主要是由半导体 PN 结泄漏和亚阈值沟道泄漏的增加引起的。  ▷反向偏置 PN 结泄漏  在较高温度下,半导体中热能的增加会导致更多电子 - 空穴对的产生,从而产生更高的泄露电流。结泄漏取决于掺杂水平,通常随温度呈指数增长。根据广泛使用的经验法则,温度每升高 10℃,结电流大约增加一倍。  二极管的泄漏电流由漂移电流和扩散电流组成:  其中, q 为电子的基本电荷, Aj 为结面积,ni 为本征载流子浓度,W 为耗尽区宽度,τ 为有效少数载流子寿命,L 为扩散长度,N 为中性区掺杂密度。  在中等温度下,泄漏电流主要由耗尽区中电子 - 空穴对产生的热引起。在高温下,泄漏电流主要由中性区产生的少数载流子引起。漂移电流与耗尽区宽度成正比,这意味着它与结电压的平方根成正比(在正常反向电压下),而扩散电流与结电压无关,并且与掺杂密度 N 成反比。掺杂水平越高,在温度高于约 150°C 时扩散泄漏越少。  泄漏电流的指数增加影响了大多数主动器件(如双极晶体管、MOS 晶体管、二极管)和一些被动器件(如扩散电容、电阻)。然而,由氧化物隔离的器件,例如多晶硅电阻、多晶硅二极管、ploy-poly 电容和 metal-metal 电容,并不受结泄漏的影响。结泄漏被认为是高温 bulk CMOS 电路中最严峻的挑战。  ▷亚阈值沟道泄漏  MOS 晶体管关闭时,栅极 - 源极电压 VGS 通常设置为零。由于漏极至源极电压 VDS 非零,因此漏极和源极之间会有小电流流过。当 Vgs 低于阈值电压 Vt 时,即在亚阈值或弱反型区,就会发生亚阈值泄漏。该区域的漏极源极电流并不为零,而是与 Vgs 呈指数关系,主要原因是少数载流子的扩散。  该电流在很大程度上取决于温度、工艺、晶体管尺寸和类型。短沟道晶体管的电流会增大,阈值电压较高的晶体管的电流会减小。亚阈值斜率因子 S 描述了晶体管从关断(低电流)切换到导通(高电流)的有效程度,定义为使漏极电流变化十倍所需改变的 VGS 的变化量:  其中,n 是亚阈值斜率系数(通常约为 1.5)。对于 n = 1,斜率因子为 60mV/10 倍,这意味着每低于阈值电压 Vt 60mV,漏极电流就会减少十倍。典型的 n = 1.5 意味着电流下降速度较慢,为 90mV/10 倍。为了能够有效地关闭 MOS 晶体管并减少亚阈值泄漏,栅极电压必须降到足够低于阈值电压的水平。  ▷栅极氧化层隧穿泄露  对于极薄的栅极氧化层(厚度低于约 3 纳米),必须考虑隧穿泄漏电流的影响。这种电流与温度有关,由多种机制引发。Fowler-Nordheim 遂穿是在高电场作用下,电子通过氧化层形成的三角形势垒时产生。随着有效势垒高度降低,隧道电流随温度升高而增大。较高的温度也会增强 trap-assisted 隧穿现象,即电子借助氧化层中的中间陷阱态通过。对于超薄氧化层,直接隧穿变得显著,由于电子热能的增加,隧穿概率也随之上升。  2.阈值电压降低  MOS 晶体管的阈值电压 Vt 与温度密切相关,通常随着温度的升高而线性降低。这是由于本征载流子浓度增加、半导体禁带变窄、半导体 - 氧化物界面的表面电位的变化以及载流子迁移率降低等因素造成的。温度升高导致的阈值电压降低会引起亚阈值漏电流呈指数增长。  3.载流子迁移率下降  载流子迁移率直接影响 MOS 晶体管的性能,其受晶格散射与杂质散射的影响。温度升高时,晶格振动(声子)加剧,导致电荷载流子的散射更加频繁,迁移率随之下降。此外,高温还会增加本征载流子浓度,引发更多的载流子 - 载流子散射,进一步降低迁移率。当温度从 25°C 升高到 200°C 时,载流子迁移率大约会减半。  载流子迁移率显著影响多个关键的 MOS 参数。载流子迁移率的下降会降低驱动电流,减少晶体管的开关速度和整体性能。更高的导通电阻会增加功率损耗并降低效率。较低的迁移率还会降低跨导,使亚阈值斜率变缓(增加亚阈值泄漏),降低载流子饱和速度(对于短沟道器件至关重要),并间接影响阈值电压。  4.提高闩锁效应敏感性  集成电路中各个二极管、晶体管和其他元件之间的隔离是通过反向偏置 P-N 结来实现的。在电路开发过程中,需采取预防措施以确保这些结在预期应用条件下始终可靠阻断。这些 P-N 结与其他相邻结形成 N-P-N 和 P-N-P 结构,从而产生寄生 NPN 或 PNP 晶体管,这些晶体管可能会被意外激活。  当寄生 PNP 和 NPN 双极晶体管相互作用,在电源轨和接地之间形成低阻抗路径时,CMOS IC 中就会出现闩锁效应(Latch-up)。这会形成一个具有正反馈的可控硅整流器(SCR),导致过大的电流流动,并可能造成永久性器件损坏。图 1 显示了标准 CMOS 逆变器的布局截面图。图中还包含寄生 NPN 和 PNP 晶体管。正常工作时,所有结均为反向偏置。图 1. 带标记的寄生双极晶体管逆变器截面图和寄生双极晶体管示意图  闩锁效应的激活主要取决于寄生 NPN 和 PNP 晶体管的 β 值,以及 N - 阱、P - 阱和衬底电阻。随着温度的升高,双极晶体管的直流电流增益(β)以及阱和衬底的电阻也会增加。  在高温条件下,闩锁效应灵敏度的增加也可以视为双极结型晶体管(BJT)阈值电压的降低,从而更容易在阱和衬底电阻上产生足以激活寄生双极晶体管的压降。基极 - 发射极电压随温度变化降低的幅度约为 -2mV/℃,当温度从 25℃升至 200℃时,基极 - 发射极电压降低 350mV。室温下的典型阈值电压为 0.7V,这意味着阈值电压大约减半。  5.加速损耗机制  Arrhenius 定律在可靠性工程中被广泛用于模拟温度对材料和元器件失效率的影响。  其中,R( T) 是速率常数,Ea 是活化能,k 是玻尔兹曼常数(8.617 · 10−5eV/K),T 为绝对温度(单位:开尔文)。通常,每升高10°C可靠性就会降低一半。  ▷经时击穿-TDDB  TDDB 是电子器件中的一种失效机制,其中介电材料(例如 MOS 晶体管中的栅氧化层)由于长时间暴露于电场下而随时间退化,导致泄漏电流增加。当电压促使高能电子流动时,在氧化层内部形成导电路径,同时产生陷阱和缺陷。当这些导电路径在氧化层中造成短路时,介电层就会失效。失效时间 TF 随着温度的升高而呈指数级减少。  ▷负 / 正偏置温度不稳定性 - NBTI / PBTI  NBTI 影响以负栅极 - 源极电压工作的 p 沟道 MOS 器件,而 PBTI 则影响处于积累区的 NMOS 晶体管。在栅极偏压下,缺陷和陷阱会增加,导致阈值电压升高,漏极电流和跨导减少。这种退化显示出对数时间依赖性和指数温度上升,在高于 125°C 时有部分恢复。  ▷电迁移  电迁移是指导体中的金属原子因电流流动而逐渐移位,形成空隙和小丘。因此,如果金属线中形成的空隙大到足以切断金属线,就会导致开路;如果这些凸起延伸得足够长以至于在受影响的金属与相邻的另一金属之间形成桥接,则可能导致短路。电迁移会随着电流密度和温度的升高而加快,尤其是在空隙形成后,会导致电流拥挤和局部发热。金属线发生故障的概率与温度成指数关系,与电流密度成平方关系,与导线长度成线性关系。铜互连器件可承受的电流密度约为铝的五倍,同时可靠性相似。  ▷热载流子退化  当沟道电子在 MOS 晶体管漏极附近的高电场中加速,会发生热载流子退化。在栅极氧化层中产生界面态、陷阱或空穴。它影响诸如阈值电压 VT、电流增益 β、导通电阻 RDS_ON 和亚阈值泄漏等参数。在较高温度下,平均自由程减少,降低了载流子获得的能量,使得热载流子退化在低温条件下更为显著。
2025-05-28 09:21 阅读量:273
集成电路原产地新规,流片地成关键!
半导体集成电路选用八大原则
  电子元器件是电子产品最基本组成单元,电子设备的故障有很大一部分是由于元器件的性能、质量或选用的不合理而造成的,故电子元器件的正确选用是保障电子产品可靠性的基本前提。可靠性设计就是选用在最坏的使用环境下仍能保证高可靠性的元器件的过程。  半导体集成电路选用八大原则  一、集成电路的优选顺序为超大规模集成电路→大规模集成电路→中规模集成电路→小规模集成电路。  二、尽量选用金属外壳集成电路,以利于散热。  三、选用的集成稳压器,其内部应有过热、过电流保护电路。  四、超大规模集成电路的选择应考虑可以对电路测试和筛选,否则影响其使用可靠性。  五、集成电路MOS器件的选用应注意以下内容:  1)MOS器件的电流负载能力较低,并且容抗性负载会对器件工作速度造成较大影响。  2)对时序、组合逻辑电路,选用器件的最高频率应高于电路应用部位的2~3倍。  3)对输入接口,器件的抗干扰要强。  4)对输出接口,器件的驱动能力要强。  六、应用CMOS集成电路时应注意下列问题:  1)CMOS集成电路输入电压的摆幅应控制在源极电源电压与漏极电源电压之间。  2)CMOS集成电路源极电源电压VSS为低电位,漏极电源电压VDD为高电位,不可倒置。  3)输入信号源和CMOS集成电路不用同一组电源时,应先接通CMOS集成电路电源,后接通信号源;应先断开信号源,后断开CMOS集成电路电源。  4)CMOS集成电路输入(出)端如接有长线或大的积分或滤波电容时,应在其输入(出)端串联限流电阻(1~10kΩ),把其输入(出)电流限制到10mA以内。  5)当输入到CMOS集成电路的时钟信号因负载过重等原因而造成边沿过缓时,不仅会引起数据错误,而且会使其功耗增加,可靠性下降。为此可在其输入端加一个施密特触发器来改善时钟信号的边沿。  七、CMOS集成电路中所有不同的输入端不应闲置,按其工作功能一般应作如下处理:  1)与门和非门的多余端,应通过0.5~1MΩ的电阻接至VDD或高电平。  2)或门和或非门的多余端,应通过0.5~1MΩ的电阻接至VSS或低电平。  3)如果电路的工作速度不高,功耗也不要特别考虑的话,可将多余端与同一芯片上相同功能的使用端并接。应当指出,并接运用与单个运用相比,传输特性有些变化。  八、选用集成运算放大器和集成比较器时应注意下列问题:  1)无内部补偿的集成运算放大器在作负反馈应用时,应采取补偿措施,防止产生自激振荡。  2)集成比较器开环应用时,有时也会产生自激振荡。采取的主要措施是实施电源去耦,减小布线电容、电感耦合。  3)输出功率较大时,应加缓冲级。输出端连线直通电路板外部时,应考虑在输出端加短路保护。  4)输入端应加过电压保护,特别当输入端连线直通电路板外部时,必须在输入端采取过电压保护措施。
2025-04-03 17:43 阅读量:398
集成电路引脚分布规律详解
  在现代电子设计中,集成电路(IC)是核心组件之一,而其引脚的分布规律则影响着电路的功能和性能。了解集成电路引脚的分布,可以帮助设计师优化电路布局,减少干扰,提高整体系统的可靠性。  一、集成电路引脚的基本概念  集成电路引脚是连接外部电路与内部电路的接口,通常由金属材料制成,并通过焊接或插接方式固定在印刷电路板(PCB)上。引脚的数量和排列方式依据IC的类型、功能以及封装形式(如DIP、SMD、BGA等)而异。  1.1 引脚分类  集成电路的引脚通常可以分为以下几类:  电源引脚:通常用于连接电源和接地,确保IC正常工作。  信号引脚:用于传递输入和输出信号,决定了IC的功能。  控制引脚:用于控制IC的工作状态,如复位、使能等。  二、引脚分布的规律  2.1 略称优先的布局  许多集成电路在设计时遵循了略称优先(Power First)的原则,即电源和接地引脚通常位于封装的边缘或靠近中心,以确保它们与其他信号引脚的最佳连接。这种布局可以减少电源线的阻抗,提高供电稳定性。  2.2 信号引脚的排列  信号引脚的排列一般遵循从输入到输出的方向性设计。这种从左到右的布局有助于在设计电路时简化信号流,提高信号完整性。  输入引脚:通常位于封装的一侧,便于外部信号连接。  输出引脚:通常与输入引脚相对,简化信号传输路径。  2.3 接地引脚的分布  接地引脚在设计中扮演着重要角色,它通常具有以下分布规律:  多点接地:在多引脚IC中,接地引脚应分布在不同位置,以减少电流回流时引起的干扰。  接地平面:在PCB设计中,尽量采用连续的接地平面连接接地引脚,以降低电阻和电感,提高电路的信号稳定性。  2.4 保护引脚的设计  一些集成电路还会设置保护引脚,比如用于静电放电(ESD)保护的引脚。这些引脚通常需要在设计时特别关注,确保它们能够有效避免外部环境对IC的损害。  三、实际应用中的注意事项  了解引脚分布规律后,设计师在进行实际应用时,还应注意以下几点:  引脚选择:在详细设计电路时,应仔细查阅IC手册,确认引脚的功能,以避免错误连接。  布局合理:在PCB设计时,要合理布局引脚的位置,尽量缩短信号路径,以降低延迟和噪声干扰。  考虑散热:高功率IC需关注引脚的散热问题,确保在设计时留有充足的散热空间。  测试点设计:适当设置测试点,引脚附近提供常规调试接口,方便后期电路调试和故障排查。  集成电路的引脚分布规律是设计电路的重要基础,掌握这些规律可以帮助设计师更有效地进行电路设计,优化性能。
2025-03-21 16:13 阅读量:586
  • 一周热料
  • 紧缺物料秒杀
型号 品牌 询价
MC33074DR2G onsemi
TL431ACLPR Texas Instruments
RB751G-40T2R ROHM Semiconductor
BD71847AMWV-E2 ROHM Semiconductor
CDZVT2R20B ROHM Semiconductor
型号 品牌 抢购
BU33JA2MNVX-CTL ROHM Semiconductor
ESR03EZPJ151 ROHM Semiconductor
TPS63050YFFR Texas Instruments
BP3621 ROHM Semiconductor
IPZ40N04S5L4R8ATMA1 Infineon Technologies
STM32F429IGT6 STMicroelectronics
热门标签
ROHM
Aavid
Averlogic
开发板
SUSUMU
NXP
PCB
传感器
半导体
关于我们
AMEYA360微信服务号 AMEYA360微信服务号
AMEYA360商城(www.ameya360.com)上线于2011年,现 有超过3500家优质供应商,收录600万种产品型号数据,100 多万种元器件库存可供选购,产品覆盖MCU+存储器+电源芯 片+IGBT+MOS管+运放+射频蓝牙+传感器+电阻电容电感+ 连接器等多个领域,平台主营业务涵盖电子元器件现货销售、 BOM配单及提供产品配套资料等,为广大客户提供一站式购 销服务。

请输入下方图片中的验证码:

验证码